[发明专利]针对轻量级处理器核心的风险减轻

说明书

提供了包括轻量级处理器核心的集成电路。每个处理器核心可以被配置为执行一系列指令。指令中的至少一个可以包括嵌入式延迟字段，该嵌入式延迟字段具有指定在进行到下一指令之前需要等待以避免数据风险的时间量的值。延迟字段的值可以是由编译器在软件编译时间期间确定的。这种延迟字段也可以与分支指令结合使用，以针对一个或多个相关联的分支延迟时隙指定多个无操作(NOP)，并且还可以用于减少数据转发成本。

背景技术

集成电路通常设置有一个或多个轻量级处理器，例如，精简指令集计算机(RISC)处理器。在正常操作期间，RISC处理器可以执行一系列指令。在执行期间，与RISC处理器相关联的常见问题是数据风险(data hazard)。“数据风险”指代其中对于计算要求数据但所要求的数据仍在运行中且尚不可用的情况。

一种减轻数据风险的常规方法是使用硬件将当前指令解码(即，通过监视当前指令中的目的地寄存器和源寄存器)与寄存器流水线中的当前寄存器索引进行比较。如果检测到风险，则冻结或禁用流水线的顶部，直到完成所要求的写回为止。这种风险检测硬件可能很大，并且可能在RISC处理器中占据很大的面积。

也可以在进行到下一指令不安全的情况下插入无操作(或“NOP”)，以防止任何有意义的动作在时钟周期内发生。如果需要n个暂停时钟周期，则将要求n个明确的NOP指令字。这n条单独的NOP指令将必须存储在程序存储器中，这会占用宝贵的存储器空间。

另一种减轻数据风险而没有显著面积开销的方法是实现单个固定的执行时间(即，简单地将所有操作所要求的时间设置为等于避免绝对最坏情况数据风险所需的时间)。例如，在5级流水线化处理器中，每条指令将在5个时钟周期内被调度，而与风险的存在无关。典型地，即使每秒引退指令(IPS)可能少于一，简单的RISC处理器也每周期发布一条指令。然而，以这种方式操作处理器会严重降低指令吞吐量。

本文描述的实施例在该上下文内出现。

附图说明

图1是根据实施例的说明性可编程集成电路的图。

图2是根据实施例的说明性可编程逻辑块的图。

图3是示出根据实施例的可编程集成电路如何可以包括多个处理器核心的图。

图4是根据实施例的说明性软件编译操作的图。

图5是根据实施例的用于在指令字中静态地编码等待状态的说明性步骤的流程图。

图6A-6D是示出根据某些实施例的如何可以使延迟字段位于指令字的不同部分的图。

图7是示出根据实施例的自动插入用于防止数据风险的附加延迟的时序图。

图8是示出根据实施例的跳转指令如何可以具有专用字段的图，该专用字段指定跟随跳转指令的无操作(NOP)的数量。

图9A是根据实施例的用于仅实现数据转发的子集的说明性步骤的流程图。

图9B是根据实施例的说明性受限转发复用器的图。

图10A是示出根据实施例的一系列加载字指令的图。

图10B是示出根据实施例的如何可以机会性地缩短第二加载字指令的图。

图10C是根据实施例的用于机会性地减少指令执行时间的说明性步骤的流程图。

具体实施方式