[发明专利]闪存的数据保持力测试方法

说明书

本发明公开了一种闪存的数据保持力测试方法，包括：步骤一、选定多个存储单元并进行弱编程；步骤二、测量各存储单元的第一单元电流，第一单元电流具有分散性；步骤三、对所述存储单元进行用于性能退化的应力作用；步骤四、测量经过应力作用的各存储单元的第二单元电流；步骤五、计算各存储单元对应的第二单元电流和第一单元电流的差值并作为单元电流增加值；步骤六、进行以第一单元电流为X值和以单元电流增加值为Y值的曲线拟合并将拟合结果作为编程数据保持力的测试结果。本发明能实现对强编程的闪存数据保持力进行灵敏检测。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种闪存的数据保持力(Data Retention)测试方法。

背景技术

数据保持性力是指，存储芯片在各种应力作用下保持原有数据的能力。

在闪存中，浮栅(Floating Gate，FG)是用来存储数据的介质，其数据保持能力主要包括“0”失效和“1”失效两种。状态“0”表示编程(program)状态，状态“1”表示擦除(erase)状态，

在强program和强erase状态下Floating gate中存储的电荷较多，少量电荷溢出对沟道状态的影响很小，无法灵敏监测，导致难以评价存储芯片的数据保持能力水平或差异。

闪存的存储阵列由多个存储单元行列排列而成，各所述存储单元在编程时在编程电压的作用下会在各所述存储单元的浮栅中注入电子。

通常，所述存储单元的编程采用源端热电子注入编程，现说明如下：

如图1所示，是现有闪存的存储单元的结构图；

所述存储单元采用双分离栅结构。

所述闪存的存储阵列为NOR型。

所述存储单元包括第一源漏区107、第一栅极结构101、第二栅极结构102、第三栅极结构103和第二源漏区108。

所述第一栅极结构101包括第一隧穿栅介质层、第一浮栅104a、第一控制栅105a介b质层，第一控制栅105a。

所述第二栅介质层包括栅介质层和栅极导电材料层106。

所述第三栅极结构103包括第二隧穿栅介质层、第二浮栅104b、第二控制栅105b介质层，第二控制栅105b。

所述第一栅极结构101、所述第二栅极结构102和所述第三栅极结构103覆盖在沟道区的表面并分别控制所述沟道区的第一部分、第二部分和第三部分。

所述第一栅极结构101和所述第三栅极结构103对称设置在所述第二栅极结构102两侧。

所述第一源漏区107和所述第二源漏区108对称设置在所述沟道区的两侧。

所述第一浮栅104a作为所述存储单元的第一存储位，所述第二浮栅104b作为所述存储单元的第二存储位。

通常，所述存储单元为采用N型器件结构，所述沟道区为P型掺杂；所述第一源漏区107和所述第二源漏区108都为N型重掺杂。

所述第一浮栅104a、所述第一控制栅105a、所述栅极导电材料层106、所述第二浮栅104b和所述第二控制栅105b的材料都为多晶硅。图1中，所述第一浮栅104a和所述第二浮栅104b也标了标记FG，所述第一控制栅105a和所述第二控制栅105b也标了标记CG，所述栅极导电材料层106也标了标记WL即字线。

所述第一隧穿栅介质层、所述栅介质层和所述第二隧穿栅介质层的材料都为氧化层；所述第一控制栅105a介质层和所述第二控制栅105b介质层的材料为氧化层或氮化层。

对所述第一存储位进行编程时：