[发明专利]在深孔中形成薄膜层的方法及半导体器件的制备方法

说明书

本发明提供一种在深孔中形成薄膜层的方法，所述方法包括：提供形成有所述深孔的基底并将所述基底置入沉积室；采用原子层沉积工艺向沉积室内通入反应源，持续若干时间；停止向所述沉积室内通入反应源，并密闭所述沉积室若干时间，以在所述深孔侧壁形成薄膜层。本发明的优点在于，在停止向沉积室内通入反应源后，密闭所述沉积室若干时间，使得未参与反应的反应源停留在沉积室内。在所述沉积室被密闭后，所述沉积室内形成高压环境，则在压力的作用下，未发生反应的反应源会朝向深孔的底部方向流动，从而在所述深孔底部未发生沉积的区域沉积，且所述反应源能够均匀地分布，进而能够在所述深孔中形成厚度均匀、高质量的薄膜。

技术领域

本发明涉及半导体器件及其制造领域，尤其涉及一种在深孔中形成薄膜层的方法及半导体器件的制备方法。

背景技术

NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。

在3D NAND存储器件中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成存储单元串，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的接触引出，从而实现堆叠式的3D NAND存储器件。

3D NAND存储器件的存储容量的增加是通过增加堆叠的层数而实现，例如：由64层发展到128层，再到将来的196层等。但3D NAND存储器件更多层堆叠使生产工艺面临着更严峻的挑战，例如，沟道孔(Channel Hole)等深孔的深宽比较大，在深孔内薄膜沉积会出现厚度不均匀的情况。如何在深孔中形成厚度均匀、高质量的薄膜成为目前研究的重点之一。

发明内容

本发明所要解决的技术问题是，提供一种在深孔中形成薄膜层的方法及半导体器件的制备方法，其能够深孔中形成厚度均匀、高质量的薄膜。

为了解决上述问题，本发明提供了一种在深孔中形成薄膜层的方法，其包括如下步骤：提供形成有所述深孔的基底并将所述基底置入沉积室；采用原子层沉积工艺向沉积室内通入反应源，持续若干时间；停止向所述沉积室内通入反应源，并密闭所述沉积室若干时间，以在所述深孔侧壁形成薄膜层。

进一步，所述沉积室设置有进气口及抽气阀，反应源能够通过所述进气口进入所述沉积室内，沉积室内的气体能够通过所述抽气阀排出，密闭所述沉积室的方法是：关闭所述进气口及所述抽气阀。

进一步，密闭所述沉积室的时间设置为5～20秒。

进一步，采用原子层沉积工艺向沉积室内通入反应源的步骤包括：通入第一反应源，持续若干时间；停止通入所述第一反应源，并密闭所述沉积室，持续若干时间，以在所述深孔内壁形成第一单层；向所述沉积室内通入第二反应源，并持续若干时间；停止通入所述第二反应源，并密闭所述沉积室，持续若干时间，所述第二反应源与所述第一单层发生反应，以在所述深孔侧壁形成所述薄膜层。

进一步，在停止通入所述第一反应源，并密闭所述沉积室，持续若干时间的步骤后，还包括吹扫所述沉积室，以去除残余的第一反应源及反应过程中产生的副产物的步骤。

进一步，在停止通入所述第二反应源，并密闭所述沉积室，持续若干时间，所述第二反应源与所述第一单层发生反应，以在所述深孔侧壁形成所述薄膜层的步骤后，吹扫所述原子层沉积室，以去除残余的第二反应源及副产物。

进一步，在吹扫所述原子层沉积室之前，所述第二反应源与所述第一单层的反应达到饱和。

进一步，在形成所述第一单层的步骤中，所述第一反应源在所述深孔内壁吸附形成所述第一单层，在所述第二反应源与所述第一单层发生反应，以在所述深孔侧壁形成所述薄膜层的步骤中，所述第二反应源与所述第一单层发生置换反应，以形成所述薄膜层。