[发明专利]一种沟槽功率器件及其制造方法

说明书

本发明公开了一种沟槽功率器件及其制造方法，涉及功率器件半导体制造领域，包括如下步骤：A、元胞结构的制备；B、接触孔、钨栓的制备；C、蚀刻形成电路；D、淀积钝化层，蚀刻钝化层。本发明可以克服工厂的光刻机台的工艺能力，对栅极沟槽与源极沟槽的相对位置的工艺限制，进一步提高集成度。通过同时制造栅极沟槽与源极沟槽，克服了上述光刻工艺难点，且由于没有增加掩模版，成本可控。可以进一步缩小元胞密度，减少导通电阻，提高器件效率。

技术领域

本发明涉及功率器件半导体制造领域，尤其涉及一种沟槽功率器件及其制造方法。

背景技术

由于社会各界对环境保护的重视，功率器件由于节能省电的特点，在电子电力应用中的地位日益显著。特别是沟槽功率器件因具有低导通电阻，高集成度等优点，受到市场应用的青睐。

公开号为CN102956481B的中国发明专利提供了一种具有源极沟槽的沟槽式功率半导体元件的制造方法，首先，形成至少二个栅极沟槽于基材内；然后，依序形成介电层与多晶硅结构于栅极沟槽内；随后，形成至少一个源极沟槽于相邻二个栅极沟槽之间；接下来，依序形成介电层与第二多晶硅结构于源极沟槽内，并且第二多晶硅结构位于源极沟槽的下部分；接下来，去除部分第二介电层以裸露源极区与本体区；最后，于源极沟槽内填入一导电结构，以电性连接第二多晶硅结构、本体区与源极区。本发明提供的具有源极沟槽的沟槽式功率半导体元件的制造方法，可以有效缩减相邻栅极沟槽间的距离，以达到降低导通电阻的目的。

先进行栅极沟槽的制造，待元胞结构形成完毕后，再进行源极沟槽的制造。此方法在源极沟槽光刻工艺时，对光刻对准要求较高，限制了元胞密度的缩小。并且沟槽功率器件由于结构特点，对于栅极沟槽与源极沟槽的相对位置要求较高，集成度的进一步提高受限于光刻机台的工艺限制。

发明内容

为解决现有技术中的缺陷，本发明的目的在于提供一种沟槽功率器件及其制造方法。

本发明的目的是通过以下技术方案实现的：一种沟槽功率器件的制造方法，包括如下步骤：

A、元胞结构的制备；

B、接触孔、钨栓的制备；

C、蚀刻形成电路；

D、淀积钝化层，蚀刻钝化层。

优选地，所述步骤A具体包括如下步骤：

步骤S1、在硅衬底上表面化学气相沉积一层或多层外延层；所述外延层掺杂三价元素、五价元素；

步骤S2、在外延层上表面沉积掩膜，所述掩膜的成分为光刻胶或光刻胶与其它绝缘体掩模组成的多层组合结构，如：二氧化硅-氮化硅-二氧化硅，所述二氧化硅与氮化硅由化学气象淀积工艺进行制备；所述光刻胶由光刻工艺进行旋涂；

步骤S3、在掩膜上定义栅极沟槽图形以及源极沟槽图形；所述栅极沟槽包括元胞栅极沟槽、栅极互联沟槽；

所述元胞栅极沟槽图形、源极沟槽图形、栅极互联沟槽图形依次设置；所述栅极互联沟槽的关键尺寸大于元胞栅极沟槽的关键尺寸大于源极沟槽的关键尺寸；

由于此方法同时制造栅极与源极沟槽，突破了光刻工艺对集成度的限制。利用掩模版将电路曝光在光刻胶上。如果在光刻胶下层采用多层绝缘体结构，则需要接着使用干法蚀刻将电路图形形成到多层结构上。

步骤S4、在掩膜上形成电路图形后，利用干法蚀刻将电路图形制作到外延层上；

由于干法蚀刻的特性，关键尺寸较大的栅极沟槽会蚀刻得较深，源极沟槽会蚀刻得较浅，得到所述栅极互联沟槽的深度大于元胞栅极沟槽的深度大于源极沟槽的深度；