[发明专利]半导体器件

权利要求书

1.一种具有分离栅极型MONOS结构的半导体器件，包括：

半导体衬底，所述半导体衬底具有主表面；

鳍，所述鳍是所述半导体衬底的一部分，并且被形成为从所述半导体衬底的所述主表面选择性地突出；

隔离部，所述隔离部被形成在所述半导体衬底的所述主表面上，并且被形成为具有位于如下位置处的上表面：比所述鳍的上表面的位置低的位置；

控制栅极，所述控制栅极被形成为经由栅极绝缘膜而将所述鳍夹持，所述栅极绝缘膜被形成在所述鳍的表面上；

存储器栅极，所述存储器栅极被形成为经由电荷俘获膜而将所述鳍夹持，所述电荷俘获膜被形成在所述鳍的所述表面上，并且所述存储器栅极被布置在所述控制栅极的侧表面上；

源极，所述源极被形成在位于分离栅极结构的一个侧表面上的所述鳍中，所述分离栅极结构由所述控制栅极和所述存储器栅极来配置；

漏极，所述漏极被形成在位于所述分离栅极结构的另一侧表面上的所述鳍中；

第一沟道形成层，所述第一沟道形成层被形成在所述控制栅极下方的所述鳍中，并且由p型半导体层形成；以及

第二沟道形成层，所述第二沟道形成层被形成在所述存储器栅极下方的所述鳍中，并且由n型半导体层形成。

2.根据权利要求1所述的半导体器件，

其中所述第一沟道形成层和所述第二沟道形成层在所述控制栅极与所述存储器栅极之间的边界处形成PN结。

3.根据权利要求1所述的半导体器件，

其中所述鳍由n型半导体层形成，并且所述第二沟道形成层的杂质浓度比所述鳍的杂质浓度高。

4.根据权利要求3所述的半导体器件，

其中所述源极和所述漏极由n型半导体层形成，并且所述第二沟道形成层的所述杂质浓度比所述源极和所述漏极的杂质浓度低。

5.根据权利要求1所述的半导体器件，

其中由所述存储器栅极、所述源极、所述漏极和所述电荷俘获膜配置的晶体管在累积模式中操作。

6.一种具有分离栅极型MONOS结构的半导体器件，包括：

半导体衬底，所述半导体衬底具有主表面；

鳍，所述鳍是所述半导体衬底的一部分，并且由n型半导体层形成，所述n型半导体层被形成为从所述半导体衬底的所述主表面选择性地突出；

隔离部，所述隔离部被形成在所述半导体衬底的所述主表面上，并且被形成为具有位于如下位置处的上表面：比所述鳍的上表面的位置低的位置；

控制栅极，所述控制栅极被形成为经由栅极绝缘膜而将所述鳍夹持，所述栅极绝缘膜被形成在所述鳍的表面上；

存储器栅极，所述存储器栅极被形成为经由电荷俘获膜而将所述鳍夹持，所述电荷俘获膜被形成在所述鳍的所述表面上，并且所述存储器栅极被布置在所述控制栅极的侧表面上；

源极，所述源极被形成在位于分离栅极结构的一个侧表面上的所述鳍中，所述分离栅极结构由所述控制栅极和所述存储器栅极来配置；

漏极，所述漏极被形成在位于所述分离栅极结构的另一侧表面上的所述鳍中；

第一沟道形成层，所述第一沟道形成层被形成在所述控制栅极下方的所述鳍中，并且由p型半导体层形成；

第二沟道形成层，所述第二沟道形成层被形成在所述存储器栅极下方的所述鳍中，并且由n型半导体层形成；以及

p型掩埋半导体层，所述p型掩埋半导体层被形成在所述半导体衬底的所述主表面上，并且被形成在所述鳍的下部处，

其中所述掩埋半导体层的杂质浓度比所述第一沟道形成层的杂质浓度高。

7.根据权利要求6所述的半导体器件，

其中所述掩埋半导体层的上表面位于比所述隔离部的表面更靠上的一侧处，并且

其中通过在所述半导体衬底的厚度方向上的所述电荷俘获膜的膜厚度，所述掩埋半导体层的所述上表面位于比所述隔离部的所述表面更靠上的一侧处。

8.根据权利要求6所述的半导体器件，

其中由所述存储器栅极、所述源极、所述漏极和所述电荷俘获膜配置的晶体管在累积模式中操作。