[发明专利]集成电路时钟树网络质量评估方法、装置和介质

说明书

本发明公开了一种集成电路时钟树网络质量评估方法、装置及存储介质，属于集成电路设计行业。该方法包括：在EDA工具中搭建并调整时钟树网络，通过启发式算法收敛得到不确定最优时钟树网络；对不确定最优时钟树网络进行至少一次实验后，得到发现不确定最优时钟树网络还有优化潜力的次数；根据发现不确定最优时钟树网络还有优化潜力的次数以及不确定最优时钟树网络还有优化潜力的概率，利用二项分布公式计算不确定最优时钟树网络的质量可接受概率。其中，不确定最优时钟树网络还有优化潜力的概率通过前期大量的实验获得或人为设定。本发明的应用脱离人为判断，实现自动化定量评估。以概率的方式来约束和判断时钟树网络是否被接受。

技术领域

本申请涉及集成电路设计技术领域，特别是一种集成电路时钟树网络质量评估方法、系统、存储介质及设备。

背景技术

数字集成电路设计方法学的基础是寄存器传输模型。该方式描述出来的集成电路依靠各级寄存器来存储和处理数据流。而这些寄存器要想协同工作就必须在一个或者多个时钟节拍的指挥下进行。那么对于设计在晶圆上的数字集成电路来说，解决时钟有效传播的架构问题就成了物理实现的关键问题之一。

目前时钟网络结构中目前发展得最为成熟的是树状结构，树状结构可以在任何地方产生分支，那么理论上它可以永远在最适合的地方长出新的分支，不存在一个绝对的主干。某些分支可以允许比其他分支更加枝繁叶茂。那么全局的生长效率就是最高的。整体消耗的能量也最低。树状结构最为灵活也使得它能够以各种形态存在于整个设计的物理区域中；它对于物理区域的布局几乎没有要求；而且它所占用的面积理论上来说也是最小的。在现代EDA工具对他的支持也最完善。

正是因为树状结构有上述不可替代的优势从而带来了这个结构不可避免的问题。首先就是灵活性使得它几乎必须依靠人工的调整才能产生一个合适的结构。对于一个复杂的集成电路来说经常有数百甚至数千个时钟。调整他们之间的关系对于工程师的经验要求很高。然后就是追求时钟树分支之间平衡发展和不平衡发展的矛盾。因为平衡发展的结构更加简单，从而实现起来更加容易，而非平衡生长却有可能是解决时序问题的最后手段。再次就是对于小面积和低功耗的追求往往带来时钟树强健性的问题，比如受到信号干扰时候的稳定性问题等。这些也都是困扰集成电路设计工程师的麻烦。

发明内容

集成电路时钟树网络质量评估方法解决了集成电路设计工程师需要通过经验判断时钟树网络质量以及评估过程中需要引入多个变量的问题。

为了解决上述问题，本发明采用的一个技术方案是：提供一种集成电路时钟树网络质量评估方法。其包括：在EDA工具中搭建并调整时钟树网络，通过启发式算法收敛得到不确定最优时钟树网络；对不确定最优时钟树网络进行至少一次实验使不确定最优时钟树网络中的至少一个器件从一个状态跳变成另外一个状态，得到进行至少一次实验发现不确定最优时钟树网络还有优化潜力的次数；根据至少一次实验发现不确定最优时钟树网络还有优化潜力的次数以及不确定最优时钟树网络还有优化潜力的概率，利用二项分布公式计算不确定最优时钟树网络的质量可接受概率。其中，不确定最优时钟树网络还有优化潜力的概率通过前期大量的实验获得或人为设定，若进行至少一次实验发现不确定最优时钟树网络还有优化潜力的次数不大于进行至少一次实验发现不确定最优时钟树网络还有优化潜力的次数上限值时，根据预定的进行至少一次实验发现不确定最优时钟树网络还有优化潜力的次数上限值，利用二项分布公式计算得到不确定最优时钟树网络的质量可接受概率。若进行至少一次实验发现不确定最优时钟树网络还有优化潜力的次数大于进行至少一次实验发现不确定最优时钟树网络还有优化潜力的次数上限值时，判定不确定最优时钟树网络的质量可接受概率为0。