[发明专利]存储器单元及其形成方法、存储器器件

说明书

本发明的各个实施例针对在底部电极处包括高电子亲和力介电层的存储器单元。高电子亲和力介电层是垂直堆叠在底部电极和底部电极上面的顶部电极之间的多个不同介电层中的一个。此外，高电极电子亲和力介电层在多个不同的介电层中具有最高的电子亲和力，并且最靠近底部电极。不同的介电层在材料系统和/或材料组分方面是不同的。应该理解，通过将高电子亲和力介电层布置成最靠近底部电极，至少在存储器单元是RRAM时，减小了在循环期间存储器单元被卡住的可能性。因此，降低了硬复位/故障位的可能性。本发明的实施例还涉及存储器单元及其形成方法、存储器器件。

技术领域

本发明的实施例涉及存储器单元及其形成方法、存储器器件。

背景技术

许多现代电子器件包括非易失性存储器。非易失性存储器是能够在断电的情况下存储数据的电子存储器。下一代非易失性存储器的一些有前景的候选包括氧离子型电阻式随机存取存储器(RRAM)和金属离子型RRAM。两种类型的RRAM都具有相对简单的结构，并且与互补金属氧化物半导体(CMOS)逻辑制造工艺兼容。

发明内容

本发明的实施例提供了一种存储器单元，包括：底部电极；顶部电极，位于所述底部电极上面；以及介电堆叠件，包括堆叠在所述底部电极和所述顶部电极之间的多个介电层；其中，所述多个介电层包括第一介电层，并且所述第一介电层是所述多个介电层中最靠近所述底部电极的一个，并且在所述多个介电层中具有最高的电子亲和力。

本发明的另一实施例提供了一种存储器器件，包括存储器单元，其中，所述存储器单元包括：底部电极；介电结构，位于所述底部电极上面，并且从顶部到底部包括多种不同的介电材料；以及顶部电极，位于所述介电结构上面；其中，所述多种不同的介电材料包括位于所述底部电极处的第一介电材料，并且所述第一介电材料在所述多种不同的介电材料中具有最低的底部导电带边缘。

本发明的又一实施例提供了一种形成存储器单元的方法，包括：在衬底上方沉积底部电极层；在所述底部电极层上方并且直接在所述底部电极层上沉积介电膜，其中，所述介电膜包括垂直堆叠的多个不同的介电层，其中，所述多个不同的介电层包括位于所述底部电极层处的第一介电层，并且其中，所述第一介电层在所述多个不同的介电层中具有最高的电子亲和力；在所述介电膜上方沉积顶部电极层；以及将所述底部电极层、所述介电膜和所述顶部电极层图案化为存储器单元。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了存储器单元的一些实施例的截面图，其中高电子亲和力(HEA)介电层位于底部电极处。

图2示出了图1的存储器单元中的包括HEA介电层的介电层的电子亲和力的一些实施例的图。

图3示出了列出各种材料的电子亲和力的表格。

图4A和图4B分别示出了在设定操作和复位操作期间的图1的存储器单元的一些实施例的截面图。

图5示出了图1的存储器单元的一些可选实施例的截面图，其中，存储器单元还包括覆盖层。

图6示出了图1的存储器单元的一些可选实施例的截面图，其中，存储器单元包括三个或更多的介电层。

图7示出了图6的存储器单元的一些实施例的截面图，其中，存储器单元限于三个介电层。

图8A和图8B示出了图7的存储器单元中的包括HEA介电层的介电层的电子亲和力的不同实施例的图。

图9示出了图6的存储器单元的一些可选实施例的截面图，其中，存储器单元还包括覆盖层。

图10示出了图1的存储器单元的一些实施例的截面图，其中存储器单元集成到集成电路(IC)芯片的互连结构。