[发明专利]多芯片封装及其测试方法在审
申请号: | 202011134515.2 | 申请日: | 2020-10-21 |
公开(公告)号: | CN113448792A | 公开(公告)日: | 2021-09-28 |
发明(设计)人: | 李承烈 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G06F11/26 | 分类号: | G06F11/26 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 傅远 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 封装 及其 测试 方法 | ||
1.一种多芯片封装,包括:
控制器,被配置为输出控制信号;
存储存储器,响应于所述控制信号而对所述存储存储器执行测试操作;以及
缓冲器存储器,响应于所述控制信号而对所述缓冲器存储器执行所述测试操作,其中在对所述存储存储器执行所述测试操作的同时或之后,对所述缓冲器存储器执行所述测试操作。
2.根据权利要求1所述的多芯片封装,其中对所述缓冲器存储器的没有存储数据的有效存储器区域执行所述测试操作。
3.根据权利要求1所述的多芯片封装,其中所述控制信号包括测试模式信号。
4.根据权利要求3所述的多芯片封装,其中对所述存储存储器的所述测试操作包括检测编程操作、擦除操作或读取操作失败的每个存储器单元。
5.根据权利要求1所述的多芯片封装,其中所述控制信号包括加电信号。
6.根据权利要求5所述的多芯片封装,其中对所述存储存储器的所述测试操作包括Linux内核测试。
7.根据权利要求1所述的多芯片封装,其中对所述缓冲器存储器的所述测试操作包括自刷新测试、行锤击测试、频率测试、AC参数测试、以及DC参数测试中的至少一项。
8.根据权利要求1所述的多芯片封装,其中所述缓冲器存储器包括存储器单元阵列,所述存储器单元阵列包括多个存储器单元,并且所述存储器单元阵列被划分为对其单独执行所述测试的多个测试区域。
9.根据权利要求1所述的多芯片封装,其中所述存储存储器包括存储部,所述存储部被配置为存储对所述存储存储器和所述缓冲器存储器执行的所述测试操作的测试结果。
10.一种测试多芯片封装的方法,所述方法包括:
响应于控制信号而测试存储存储器,所述存储存储器被配置为存储数据;
响应于所述控制信号而确定缓冲器存储器的有效存储器区域,所述缓冲器存储器被配置为临时存储所述数据;以及
响应于所述控制信号而测试所述缓冲器存储器的所述有效存储器区域。
11.根据权利要求10所述的方法,其中所述缓冲器存储器的所述有效存储器区域的所述测试与所述存储存储器的所述测试同时执行。
12.根据权利要求10所述的方法,其中在所述存储存储器的所述测试之后,依序执行对所述缓冲器存储器的所述有效存储器区域的所述测试。
13.根据权利要求10所述的方法,其中所述控制信号包括从所述控制器输出的测试模式信号。
14.根据权利要求13所述的方法,其中所述存储存储器的所述测试包括:
响应于所述测试模式信号,而根据测试模式对所述存储存储器的存储器单元中的数据进行编程或擦除;
读取所述存储器单元中的所述数据;以及
确定所述读取操作是否失败。
15.根据权利要求10所述的方法,其中所述控制信号包括加电信号。
16.根据权利要求10所述的方法,其中所述缓冲器存储器的所述测试包括:
在第一条件下对所述有效存储器区域执行第一测试;以及
在比所述第一条件更严格的第二条件下对所述有效存储器区域执行所述第一测试。
17.根据权利要求16所述的方法,其中所述缓冲器存储器的所述测试还包括:
在所述第一条件下对完成所述第一测试的所述有效存储器区域执行第二测试;以及
在所述第二条件下对所述有效存储器区域执行所述第二测试。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011134515.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种双电机磁流变液制动装置
- 下一篇:一种自旋纳米振荡器