[发明专利]MOS电晶体静电保护电路与电子装置

说明书

本申请提供了一种MOS电晶体静电保护电路与电子装置。该MOS电晶体静电保护电路包括：MOS电晶体；控制单元，与MOS电晶体有线连接或者无线连接，用于延长流过MOS电晶体的预定电荷量的时间，以使得单位时间内流过MOS电晶体的电荷量减小，以使得加载在MOS电晶体上的电压的最大值小于MOS电晶体的击穿电压。本方案采用控制单元延长流过MOS电晶体的预定电荷量的时间，以使得单位时间内流过MOS电晶体的电荷量减小，以使得加载在MOS电晶体上的电压的最大值小于MOS电晶体的击穿电压，即使静电电压较大时，MOS电晶体也不会被击穿，实现了静电电压较大时对MOS电晶体的保护。

技术领域

本申请涉及MOS电晶体静电保护领域，具体而言，涉及一种MOS电晶体静电保护电路与电子装置。

背景技术

现有技术中，由于静电放电产生的峰值电压较高，峰值电压常常高于MOS电晶体的击穿电压，使得MOS电晶体被击穿，如图1所示，为现有的一种GCNMOS静电保护电路，该静电保护电路由电阻R1、电容C1、GCPMOS电晶体P1、GCNMOS电晶体N1和GCNMOS电晶体N2组成，当A端有静电产生时，实现对GCNMOS电晶体N4的保护，如图2所示，但是，当静电电压Vpeak较大时，加在GCNMOS电晶体N4栅极和源极之间的电压的峰值，仍然会高于MOS电晶体的击穿电压V_BD，使得MOS电晶体被击穿。

发明内容

本申请的主要目的在于提供一种MOS电晶体静电保护电路与电子装置，以解决现有技术中MOS电晶体静电保护电路，当静电电压较大时，MOS电晶体仍然会被击穿的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种MOS电晶体静电保护电路，包括：MOS电晶体；控制单元，与所述MOS电晶体有线连接或者无线连接，用于延长流过所述MOS电晶体的预定电荷量的时间，以使得单位时间内流过所述MOS电晶体的电荷量减小，以使得加载在所述MOS电晶体上的电压的最大值小于所述MOS电晶体的击穿电压。

进一步地，所述控制单元包括：第一电阻电容单元，包括第一电阻模块和第一电容模块，所述第一电阻模块与所述第一电容模块电连接；第二电阻电容单元，包括第二电阻模块和第二电容模块，所述第二电阻模块与所述第二电容模块电连接；逻辑门单元，分别与所述第一电阻电容单元和所述第二电阻电容单元电连接，所述逻辑门单元用于控制是否将所述第一电阻电容单元和所述第二电阻电容单元接入所述控制单元中。

进一步地，所述逻辑门单元包括：第一逻辑门模块，具有输入端和输出端，所述第一逻辑门模块的输入端与所述第一电阻模块电连接，所述第一逻辑门模块的输出端与所述MOS电晶体电连接，所述第一逻辑门模块用于将所述第一电阻模块的第二端的输出信号的相位反转180°；第二逻辑门模块，具有输入端和输出端，所述第二逻辑门模块的输入端与所述第二电阻模块的电连接，所述第二逻辑门模块的输出端与所述MOS电晶体的栅极电连接，所述第二逻辑门模块用于控制是否将所述第二电阻电容单元接入所述控制单元中。

进一步地，所述第一逻辑门模块为一个第一反相器，所述第二逻辑门模块为一个第一与非门，所述第一与非门具有第一输入端、第二输入端和输出端，所述第一与非门的第一输入端与所述第二电阻模块的第二端电连接，所述第一与非门的第二输入端输入使能信号，所述第一与非门的输出端与所述MOS电晶体的栅极电连接，所述使能信号为脉冲信号。

进一步地，所述第一逻辑门模块包括第二反相器和第一缓冲器，所述第二反相器与所述第一缓冲器串联，所述第二逻辑门模块包括第二与非门与第二缓冲器，所述第二与非门与第二缓冲器串联。

进一步地，在所述第一电阻模块的第二端与所述第二电阻模块的第二端连接的情况下，所述第二电阻模块的阻值大于所述第一电阻模块的阻值。

进一步地，所述第一电阻模块包括一个或多个第一电阻，所述第二电阻模块包括一个或多个第二电阻，所述第一电容模块包括一个或多个第一电容，所述第二电容模块包括一个或多个第二电容。