[发明专利]具有总线的存储器子系统

权利要求书

1.一种系统，其包括：

存储器组件，其用以存储来自主机系统的主机数据且存储机器学习模型和输入数据；

控制器，其包括存储器内逻辑，所述存储器内逻辑用以通过将所述机器学习模型应用于所述输入数据来执行机器学习操作以生成输出数据；

总线，其用以从所述主机系统接收额外主机数据，且将所述额外主机数据提供到所述存储器组件；以及

额外总线，其用以从所述主机系统接收机器学习数据且将所述机器学习数据提供到将要执行所述机器学习操作的所述存储器内逻辑。

2.根据权利要求1所述的系统，其进一步包括：

内部总线，其耦合到所述存储器组件和所述存储器内逻辑，其中所述机器学习模型和所述输入数据经由所述内部总线从所述存储器组件发射到所述存储器内逻辑，且其中所述机器学习操作的所述输出数据经由所述内部总线从所述存储器内逻辑发射到所述存储器组件。

3.根据权利要求1所述的系统，其进一步包括：

第一解码器，其与所述存储器组件相关联以解码与所述额外主机数据相关联的操作，来确定与所述额外主机数据相关联的所述存储器组件的存储器地址；以及

第二解码器，其与所述存储器内逻辑相关联以解码与所述机器学习数据相关联的另一操作，来确定与所述机器学习数据相关联的存储器区的另一存储器地址。

4.根据权利要求1所述的系统，其中所述额外主机数据对应于针对所述存储器组件的操作，且其中所述机器学习数据对应于针对所述存储器内逻辑的操作，其中所述控制器进一步：

基于所述机器学习操作的优先级确定针对所述存储器组件的所述操作和针对所述存储器内逻辑的所述操作的次序；以及

基于所确定的次序执行针对所述存储器组件的所述操作和针对所述存储器内逻辑的所述操作。

5.根据权利要求4所述的系统，其中基于所述机器学习操作的所述优先级将针对所述存储器内逻辑的稍后接收的操作排序在针对所述存储器组件的较早接收的操作之前。

6.根据权利要求1所述的系统，其中所述总线和所述额外总线各自对应于将所述系统耦合到所述主机系统的外部总线。

7.根据权利要求1所述的系统，其中所述机器学习模型是神经网络模型。

8.一种方法，其包括：

在正执行机器学习操作的存储器子系统处接收主机数据；

基于所述主机数据确定与所述存储器子系统的存储器空间相关联的性能量度；

由处理装置确定与所述存储器空间相关联的所述性能量度是否满足阈值性能量度；以及

响应于确定所述性能量度不满足所述阈值性能量度，改变正在所述存储器子系统处执行的所述机器学习操作的性能。

9.根据权利要求8所述的方法，其中所述性能量度与所述存储器空间处执行的读取操作或写入操作的时延相关联。

10.根据权利要求8所述的方法，其中所述机器学习操作的所述性能的所述改变包括：

减小所述机器学习操作的执行速率。

11.根据权利要求8所述的方法，其中经由所述存储器子系统的第一总线接收所述主机数据，所述方法进一步包括：

在所述存储器子系统的第二总线处接收与所述机器学习操作相关联的额外数据，其中所述机器学习操作的所述性能与所述额外数据相关联。

12.根据权利要求8所述的方法，其中所述机器学习操作与神经网络机器学习模型相关联。

13.根据权利要求8所述的方法，其中改变正在所述存储器子系统处执行的所述机器学习操作的性能包括：

减小输入数据被提供到所述机器学习操作的速率。