[发明专利]一种分组纠错码的译码方法、装置、存储介质和电子装置

说明书

本发明实施例提供了一种分组纠错码的译码方法、装置、存储介质和电子装置，涉及分组纠错码通信技术的技术领域，其方法包括根据校验矩阵中子矩阵大小确定迭代译码层数，其中，所述校验矩阵由分组纠错码序列组成；基于目标迭代译码层中的目标校验节点对与所述目标校验节点关联的目标变量节点进行目标处理；在所述目标处理结果均为硬判决均不成立的情况下，对目标迭代译码层中其它变量节点均进行所述目标处理；在所述目标处理结果均为硬判决不成立的情况下，依次对其它迭代译码层中与所述目标迭代译码层的变量节点相对应的变量节点进行所述目标处理，直到所述硬判决成立为止。通过本发明，解决了纠错效率低的问题，进而达到了提升纠错效率的效果。

技术领域

本发明实施例涉及通信领域，具体而言，涉及一种分组纠错码的译码方法、装置、存储介质和电子装置。

背景技术

LDPC码（低密度奇偶校验码，Low-density parity-check code）是一种具有稀疏校验矩阵的分组纠错码，它通过一个生成矩阵G将信息序列映射呈发送序列，其中，生成矩阵G内有若干个子矩阵；LDPC码的性能逼近香农极限，且描述和实现简单，具有易于进行理论分析和研究，译码简单且可实行并行操作，适合硬件实现等优点。

目前在对LDPC码进行译码时，通常采用归一化最小和译码算法；该算法具体如下：

参照图1及图2， u0 至u3是校验节点，v0至v7是变量节点，由图1和图2可知，校验节点 u0 与变量节点 v0、 v2、 v3 相连，那么行运算就是计算变量节点 v0从校验节点 u0中得到的信息，变量节点 v0 得到的信息与变量节点 v2、v3 有关。

即对于u0行，需要分别计算v0从u0得到的信息、v2从u0得到的信息以及v3从u0得到的信息。

同理，由图1和图2可知，变量节点v0 与校验节点u0、u3相连，那么列计算就是计算校验节点u0从变量节点v0 得到的信息，校验节点u0得到信息与校验节点u3有关；即对于u0列，需要分别计算u0从v0得到的信息，以及u3从v0得到的信息。

上述在算法在执行译码工作时，需要完成所有行的行运算之后再进行列运算，这种方式导致译码时收敛速度慢，即每进行一次译码耗时长，这样会造成纠错码模块的吞吐率降低，从而导致纠错码模块的纠错效率低，从而降低了保证信号完整性。

发明内容

本发明实施例提供了一种分组纠错码的译码方法、装置、存储介质和电子装置，以至少解决相关技术中收敛速度慢，纠错码模块效率低的问题。

根据本发明的一个实施例，提供了一种分组纠错码的译码方法，包括：

根据校验矩阵中子矩阵大小确定迭代译码层数，其中，所述校验矩阵由分组纠错码序列组成；

基于目标迭代译码层中的目标校验节点对与所述目标校验节点关联的目标变量节点进行目标处理，其中，所述目标处理包括：

对所述目标迭代译码层中与所述目标变量节点关联的所述目标校验节点进行第一行运算，所述第一行运算用于计算所述目标校验节点从与所述目标校验节点相关联的所有变量节点获取到的信息，其中，所述信息包括目标变量节点的对数似然值；根据所述第一行运算的运算结果，对所述目标变量节点进行第一列运算，所述第一列运算用于计算所述目标变量节点从所述目标校验节点获取到的信息；根据所述第一列运算的运算结果，对所述目标变量节点进行信息更新，以确定更新后的目标变量节点；根据所述第一列运算的运算结果，对所述更新后的目标变量节点进行硬判决；在所述硬判决结果为硬判决不成立的情况下，基于与所述更新后的目标变量节点相关联的其它目标校验节点对所述更新后的目标变量节点进行所述目标处理；

在所述基于与所述更新后的目标变量节点相关联的其它目标校验节点对所述更新后的目标变量节点进行所述目标处理的目标处理结果均为硬判决不成立的情况下，对目标迭代译码层中其它变量节点均进行所述目标处理；