[发明专利]三维存储器及其制备方法、电子设备

说明书

本申请提供了三维存储器及其制备方法、电子设备。其中制备方法包括提供初始三维存储器，初始三维存储器包括衬底、覆盖衬底的半导体结构、及覆盖半导体结构的叠层结构。形成贯穿叠层结构与第二半导体材料层的第一栅缝隙、形成贯穿虚拟NAND串的第二栅缝隙。去除位于第一栅缝隙内的第二阻挡层。去除牺牲层形成空隙。后续在去除第一栅缝隙内的第二阻挡层时，第二栅缝隙内便只会露出衬底，而不会露出第一半导体材料层。最终在去除牺牲层时也只会将牺牲层去除，而不会影响到第一半导体材料层。因此保证了三维存储器结构的完整性、提高了三维存储器的稳定性，提高了三维存储器的质量。

技术领域

本申请属于电子产品技术领域，具体涉及三维存储器及其制备方法、电子设备。

背景技术

由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品，在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。例如，随着三维存储器层数的增多，在制备的过程中，尤其是在制备栅缝隙时，会导致三维存储器的局部应力越来越大。目前，通常在制备栅缝隙之前，先制备虚拟NAND串，利用虚拟NAND串在制备栅缝隙时使整个三维存储器连接成一个整体，从而解决应力问题。但虚拟NAND串的制备会破坏三维存储器中的其他结构，从而形成结构缺陷，降低三维存储器的稳定性，影响三维存储器的质量。

发明内容

鉴于此，本申请第一方面提供了一种三维存储器的制备方法，所述制备方法包括：

提供初始三维存储器，所述初始三维存储器包括衬底、覆盖所述衬底的半导体结构、及覆盖所述半导体结构的叠层结构；所述半导体结构包括依次层叠设置的第一半导体材料层、第一阻挡层、牺牲层、第二阻挡层、以及第二半导体材料层；

形成贯穿所述叠层结构与所述半导体结构的虚拟NAND串；

形成贯穿所述叠层结构与所述第二半导体材料层的第一栅缝隙、形成贯穿所述虚拟NAND串的第二栅缝隙，且所述第二栅缝隙连通所述第一栅缝隙；

去除位于所述第一栅缝隙内的第二阻挡层；及

去除所述牺牲层形成空隙，以使所述第一半导体材料层保留。

本申请第一方面提供的制备方法，通过在制备虚拟NAND串时，使虚拟NAND串贯穿所述叠层结构与所述半导体结构。也可以理解为，相比于相关技术，提高了虚拟NAND串的贯穿深度，使虚拟NAND串不仅只贯穿叠层结构，还使虚拟NAND串进一步贯穿半导体结构。这样当制备栅缝隙时，可形成常规的贯穿所述叠层结构与所述第二半导体材料层第一栅缝隙，以及贯穿所述虚拟NAND串的第二栅缝隙，即第二栅缝隙也贯穿所述叠层结构与所述半导体结构，以露出衬底。后续在去除第一栅缝隙内的第二阻挡层时，第二栅缝隙内便只会露出衬底，而不会露出第一半导体材料层。最终在去除牺牲层时也只会将牺牲层去除，而不会影响到第一半导体材料层。因此保证了三维存储器结构的完整性、提高了三维存储器的稳定性，提高了三维存储器的质量。

其中，在“去除位于所述第一栅缝隙内的第二阻挡层”之前，还包括：

形成覆盖所述第一栅缝隙的侧壁与底壁、及所述第二栅缝隙的侧壁与底壁的保护层；

去除靠近所述衬底一侧的至少部分所述保护层，以使所述第二阻挡层与所述衬底露出。

其中，在“形成贯穿所述叠层结构与所述半导体结构的虚拟NAND串”之前，还包括：

形成贯穿所述叠层结构与所述半导体结构的NAND串，所述NAND串包括沟道层、以及设于所述沟道层周缘的存储器层。

其中，在“去除所述牺牲层”之后，还包括：

去除所述第一阻挡层与所述第二阻挡层；

去除位于所述空隙内的至少部分所述存储器层，以露出所述沟道层；