[发明专利]高速外设系统及其控制方法

权利要求书

1.一种高速外设系统，其特征在于，所述高速外设系统包括第一芯片及第二芯片，所述第一芯片连接所述第二芯片；

所述第一芯片包括第一发射器、第一接收器、时钟发生器、时钟调整器、至少一发射缓冲单元、至少一发射延时调整器、至少一接收缓冲单元及至少一接收延时调整器；所述第二芯片包括第二接收器及第二发射器；

所述时钟发生器的输出端连接时钟调整器的输入端，时钟调整器的输出端连接第二接收器；

所述时钟发生器用以产生时钟信号，将产生的时钟信号发送至所述时钟调整器；所述时钟调整器用以调整时钟发生器输出的频率；

所述第一发射器用以供第一芯片发送信号；第一接收器用以供第一芯片接收信号；第二接收器用以供第二芯片接收信号；第二发射器用以供第二芯片发送信号；

所述第一发射器的输出端分别连接各发射缓冲单元的输入端，各发射缓冲单元的输出端连接对应的发射延时调整器的输入端，各发射延时调整器的输出端连接所述第二接收器；

所述发射缓冲单元用以在第一芯片发送指令后，能选择设定正源或负源时钟发送数据；所述发射延时调整器用以调整发送引脚延时；

所述第二发射器的输出端分别连接各接收延时调整器的输入端，各接收延时调整器的输出端连接对应的接收缓冲单元的输入端，各接收缓冲单元的输出端连接所述第一接收器；

所述接收延时调整器用以调整接收引脚延时；所述接收缓冲单元用以在第一芯片发送指令后，能选择设定正源或负源时钟接收数据；

所述系统进一步包括：

低速写入资料模块，用以控制第一芯片把时钟调整到设定低的频率，透过发射器写入已知的数据到第二芯片；时钟在设定低的频率时每一个时钟周期大于设定值，接口引脚有延时或不匹配也不会影响到写入数据的正确性；

接收引脚接收延时量测模块，用以设定接收缓存的取样时间，从周期T开始，每次取样时间叠加0.5T，扫描到第一个正确收到已知数据的时刻并记录下来，得到接收缓存的取样时间范围[aT，(a+0.5)T]；其中，a为0.5的整数倍，a≥1；设定接收缓存的取样时间为aT，利用时钟调整器把时钟按照设定调整间隔调慢，扫描到第一个正确收到已知数据的时刻并记录，从而得到对应接收引脚的接收延时；

多引脚匹配校正模块，用以在得到每一个接收引脚的延时后，以接收引脚中最大的延时为准，调整接收延时调整器把每一个引脚延时增加到和引脚中最大的延时一致；

接收延时飘移校正模块，用以把时钟调回到外设最高能支持的频率，调整接收延时调整器把所有引脚的延时增加到和下一个时钟源时间对齐；

传送延时量测模块，用以量测出传送延时的大小，首先把时钟调整到较低的频率开始测试，透过第一芯片发送已知的数据给第二芯片，再从第二芯片读取已知的数据来比对数据的方式来判断正确性，配置传送调整器sdmin逐渐加大,时钟频率加快，直到第一个收到错误的数据时，记录延时，由此得到实际的传送延时为0.5T减去延时；

传送延时飘移校正模块，用以根据传送延时量测模块得到的传送延时，把这个延时配置到时钟的引脚上，如此时钟和数据对齐，此时的配置对第二芯片在0.5T来取样的余量最大，在0T到1T时间内飘移都能得到正确的数据；

延时动态校正模块；芯片第一次开机时利用低速写入资料模块、接收引脚接收延时量测模块、多引脚匹配校正模块、接收延时飘移校正模块、传送延时量测模块及传送延时飘移校正模块把芯片在当前环境的漂移余量校正到最大，之后为了适应芯片所在工作环境改变；所述延时动态校正模块用以间隔设定时间就重复做一次延时动态校正，或者当芯片中温度或电压传感器侦测到变化超过设定条件时，所述延时动态校正模块重新进行延时动态校正，确保芯片外设接口在任何工作环境都能以最高速度工作。