[发明专利]用于生成并且微调存储器单元读取操作的阶段的电路在审
申请号: | 202010946616.3 | 申请日: | 2020-09-10 |
公开(公告)号: | CN112489714A | 公开(公告)日: | 2021-03-12 |
发明(设计)人: | V·泰亚吉;V·拉纳;C·奥里奇奥;L·卡佩奇 | 申请(专利权)人: | 意法半导体股份有限公司;意法半导体国际有限公司 |
主分类号: | G11C29/02 | 分类号: | G11C29/02 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 董莘 |
地址: | 意大利阿格*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 生成 并且 微调 存储器 单元 读取 操作 阶段 电路 | ||
1.一种设备,包括:
存储器单元阵列;
读取信号生成器,被配置为生成控制所述存储器单元的读取操作的读取控制信号,所述读取信号生成器被配置为基于所述读取信号的特征来选择性地生成具有第一频率的振荡信号;
分频器,耦合到所述读取信号生成器,并且所述分频器被配置为从所述读取信号生成器接收所述振荡信号,并且所述分频器被配置为基于所述第一频率和所述分频器的分频比来生成具有第二频率的经分频的振荡信号;以及
输出焊盘,耦合到所述分频器,并且被配置为接收所述经分频的振荡信号。
2.根据权利要求1所述的设备,其中所述读取信号生成器被配置为使得所述读取信号响应于在第二读取信号中的转换而在逻辑电平之间转换。
3.根据权利要求2所述的设备,其中所述读取信号生成器包括延迟电路装置,所述延迟电路装置被配置为在所述第二读取信号的所述转换与所述读取信号的所述转换之间引入延迟,其中所述特征为所述延迟。
4.根据权利要求3所述的设备,其中所述振荡信号具有的周期大致等于所述延迟。
5.根据权利要求3所述的设备,其中所述第一频率基于所述延迟。
6.根据权利要求3所述的设备,其中所述读取信号生成器被配置为通过调整参考信号来调整所述延迟。
7.根据权利要求6所述的设备,其中所述延迟电路装置包括电容器,其中所述参考信号调整所述电容器的充电时间或放电时间。
8.根据权利要求1所述的设备,还包括感测放大器,耦合到所述存储器单元阵列和所述读取信号生成器,所述感测放大器被配置为在所述读取信号的控制下从所述存储器单元读取数据。
9.根据权利要求8所述的设备,其中所述存储器单元阵列包括多个位线,其中所述感测放大器被配置为经由所述位线中的一个位线,从所述存储器单元读取数据,并且其中所述读取信号是预先充电信号,所述预先充电信号被配置为使得所述感测放大器预先充电所述位线中的一个位线。
10.根据权利要求9所述的设备,其中所述特征是所述预先充电信号的预先充电延迟。
11.根据权利要求10所述的设备,其中所述第一频率大致等于所述预先充电延迟。
12.根据权利要求11所述的设备,其中所述读取信号生成器至少部分基于读取时钟信号来生成所述预先充电信号。
13.根据权利要求8所述的设备,其中所述读取信号是评估信号,所述评估信号使得所述感测放大器从所述存储器单元中的一个存储器单元读取数据。
14.根据权利要求13所述的设备,其中所述特征是评估延迟,所述评估延迟与在对所述存储器阵列的位线进行预先充电之后的所述评估信号的逻辑状态转换的延迟相对应。
15.根据权利要求14所述的设备,其中所述第一频率大致等于所述评估延迟。
16.根据权利要求15所述的设备,其中所述读取信号生成器被配置为生成与预先充电信号相对应的第二读取信号,所述预先充电信号被配置为使得所述感测放大器预先充电所述位线。
17.根据权利要求16所述的设备,其中所述第一频率大致等于所述评估延迟和所述预先充电信号的预先充电延迟之和。
18.根据权利要求1所述的设备,其中所述读取信号生成器被配置为接收振荡器控制信号,所述振荡器控制信号选择性地使得所述读取信号生成器生成所述振荡信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司;意法半导体国际有限公司,未经意法半导体股份有限公司;意法半导体国际有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010946616.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:高电阻率绝缘体上硅衬底及其形成方法
- 下一篇:辅助装置