[发明专利]基于相位的分频器及相关锁相环、芯片、电子装置及时钟产生方法

说明书

本申请公开了一种基于相位的分频器及相关锁相环、芯片、电子装置及时钟产生方法。锁相环包括：相位误差产生器，用以依据分频比、参考时钟以及第二可变时钟产生相位误差，其中第二可变时钟的频率和参考时钟的频率的比例为分频比；滤波器，用以对相位误差进行滤波处理以产生频率控制信号；n级环形振荡器，用以依据频率控制信号产生n个可变时钟，n个可变时钟彼此频率皆相同且相位皆不同，其中n个可变时钟的其中之一被作为第一可变时钟，其中n大于1；以及基于相位的分频器，用以依据n个可变时钟以及预设偏移量产生第二可变时钟；第二可变时钟的周期与第一可变时钟的周期的比例为（a+n）/n，其中a为预设偏移量。

技术领域

本申请涉及一种基于相位的分频器，尤其涉及一种能够同时输出整数与小数倍频率的基于相位的分频器以及相关锁相环、芯片、电子装置及时钟产生方法。

背景技术

在音频应用中，有些音频格式的采样率为48kHz及48kHz整数倍。此外，音频前端若采用过采样技术，为了方便数字滤波器的设计，也需要一个48kHz整数倍的时钟。这些时钟的源头通常由一个锁相环提供，但是市面上锁相环的参考时钟通常与48KHz不为简单的比例关系，例如常见的32.762KHz、2MHz等等。若采用定制的参考时钟，系统成本将会升高。一种常用的方法是，采用小数分频锁相环，以获得预期的时钟频率，但是小数分频锁相环带来的问题是会引入诸多的小数杂散，从而降低系统的性能。因此，如何克服上述问题，乃是本领域亟待改进的重点项目之一。

发明内容

本申请的目的之一在于公开一种能够同时输出整数与小数倍频率的基于相位的分频器以及相关锁相环、芯片、电子装置及时钟产生方法，来解决上述问题。

本申请的一实施例公开了一种锁相环，用以依据参考时钟产生第一可变时钟与第二可变时钟，所述锁相环包括：相位误差产生器，用以依据分频比、所述参考时钟以及所述第二可变时钟产生相位误差，其中所述第二可变时钟的频率和所述参考时钟的频率的比例为所述分频比；滤波器，用以对所述相位误差进行滤波处理以产生频率控制信号；n级环形振荡器，用以依据所述频率控制信号产生n个可变时钟，所述n个可变时钟彼此频率皆相同且相位皆不同，其中所述n个可变时钟的其中之一被作为所述第一可变时钟，其中n大于1；以及基于相位的分频器，用以依据所述n个可变时钟以及预设偏移量产生所述第二可变时钟；所述第二可变时钟的周期与所述第一可变时钟的周期的比例为（a+n）/n，其中a为所述预设偏移量。

本申请的一实施例公开了一种基于相位的分频器，用来依据n个可变时钟产生分频时钟，所述基于相位的分频器包括：第一复用器，用来接收所述n个可变时钟，并依据第一选值输出第一选取可变时钟，其中所述n个可变时钟彼此频率皆相同且相位皆不同，其中n大于1；第二复用器，用来接收所述n个可变时钟，并依据第二选值输出第二选取可变时钟；第一触发器，用来输出所述第一选值，其中所述第一触发器依据所述分频时钟的上升沿使所述第一选值依据取模后选值进行数据切换；加法单元，用来对所述第一选值以及预设偏移量进行加法运算以产生预设偏移量累加值；取模单元，以n对所述预设偏移量累加值进行取模运算以产生所述取模后选值；第二触发器，用来输出所述第二选值，其中所述第二触发器依据所述分频时钟的下降沿使所述第二选值依据取模后选值进行数据切换；以及或门，用来依据所述第一选取可变时钟和所述第二选取可变时钟输出所述分频时钟；所述分频时钟的周期与所述可变时钟的周期的比例为（a+n）/n，其中a为所述预设偏移量。

本申请的一实施例公开了一种芯片，包括上述的锁相环或基于相位的分频器。

本申请的一实施例公开了一种电子装置，包括上述的芯片。