[发明专利]基于相位的分频器及相关锁相环、芯片、电子装置及时钟产生方法

权利要求书

1.一种锁相环，其特征在于，用以依据参考时钟产生第一可变时钟与第二可变时钟，所述锁相环包括：

相位误差产生器，用以依据分频比、所述参考时钟以及所述第二可变时钟产生相位误差，其中所述第二可变时钟的频率和所述参考时钟的频率的比例为所述分频比；

滤波器，用以对所述相位误差进行滤波处理以产生频率控制信号；

n级环形振荡器，用以依据所述频率控制信号产生n个可变时钟，所述n个可变时钟彼此频率皆相同且相位皆不同，其中所述n个可变时钟的其中之一被作为所述第一可变时钟，其中n为大于1的整数；以及

基于相位的分频器，用以依据所述n个可变时钟以及预设偏移量产生所述第二可变时钟；

所述第二可变时钟的周期与所述第一可变时钟的周期的比例为(a+n)/n，其中a为所述预设偏移量，其中a及所述分频比为整数。

2.如权利要求1所述的锁相环，其特征在于，所述基于相位的分频器包括：

第一触发器，用来输出第一选值，其中所述第一触发器依据所述第二可变时钟的上升沿以及取模后选值来产生所述第一选值；

加法单元，用来对所述第一选值以及所述预设偏移量进行加法运算以产生预设偏移量累加值；

取模单元，以n对所述预设偏移量累加值进行取模运算以产生所述取模后选值；

第二触发器，用来输出第二选值，其中所述第二触发器依据所述第二可变时钟的下降沿以及取模后选值来产生所述第二选值；

第一复用器，用来依据所述第一选值将所述n个可变时钟的其中之一输出为第一选取可变时钟；

第二复用器，用来依据所述第二选值将所述n个可变时钟的其中之一输出为第二选取可变时钟；以及

或门，用来依据所述第一选取可变时钟和所述第二选取可变时钟进行或处理以输出所述第二可变时钟。

3.如权利要求1所述的锁相环，其特征在于，所述相位误差产生器包括：

分频单元，用来依据所述分频比对所述第二可变时钟进行分频以产生分频后第二可变时钟；以及

鉴相器，用以依据所述参考时钟以及所述分频后第二可变时钟产生所述相位误差。

4.如权利要求1所述的锁相环，其特征在于，所述相位误差产生器包括：

参考相位累加器，用来依据所述参考时钟累加所述分频比以产生参考相位，所述参考相位代表所述参考时钟的相位信息；

可变相位累加器，用来依据所述第二可变时钟累加1以产生可变相位，所述可变相位代表所述第二可变时钟的相位信息；以及

鉴相器，用以依据所述参考相位以及所述可变相位产生所述相位误差。

5.如权利要求1所述的锁相环，其特征在于，所述n个可变时钟的时钟周期为T，且所述n个可变时钟的相位以T/n的相位差等距错开。

6.如权利要求5所述的锁相环，其特征在于，当所述预设偏移量大于0时，所述第二可变时钟的频率高于所述第一可变时钟的频率；当所述预设偏移量小于0时，所述第二可变时钟的频率低于所述第一可变时钟的频率。

7.如权利要求5所述的锁相环，其特征在于，当所述n个可变时钟的占空比皆为50％时，所述第二可变时钟的占空比不为50％。

8.如权利要求5所述的锁相环，其特征在于，当所述n个可变时钟的占空比皆为50％时，所述第二可变时钟的时钟周期中，高电平和低电平的时间长度差为a*(T/n)。

9.如权利要求5所述的锁相环，其特征在于，当所述n个可变时钟的占空比皆为50％且所述预设偏移量大于0时，所述第二可变时钟的时钟周期中的低电平的时间长度等于所述n个可变时钟中任一个的时钟周期中的低电平的时间长度；当所述n个可变时钟的占空比皆为50％且所述预设偏移量小于0时，所述第二可变时钟的时钟周期中的高电平的时间长度等于所述n个可变时钟中任一个的时钟周期中的高电平的时间长度。