[发明专利]阵列基板、显示装置及阵列基板制作方法

说明书

本申请提供一种阵列基板、显示装置及阵列基板制作方法，涉及显示技术领域。其中，阵列基板包括：栅极层、第一绝缘层、沟道层、源漏层、第二绝缘层和公共电极层；所述栅极层包括多条栅线和多个栅极，所述沟道层包括多个沟道和多个像素电极，所述源漏层包括多个源极、多个漏极、多条数据线和多条公共电极信号线；所述公共电极信号线与所述公共电极层过孔连接；对应的栅极、沟道、源极和漏极用于形成薄膜晶体管。本申请技术方案可以阵列基板的制作工艺。

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板、显示装置及阵列基板制作方法。

背景技术

现有的液晶显示器，部分采用双栅阵列基板，而现有的基于双栅结构的阵列基板中，在驱动显示时，通常由于双栅结构的电容耦合作用，容易引起电压极性均为正极性的相邻两列子像素亮度较亮，电压极性均为负极性的相邻两列子像素较暗，反映到一帧图像上会存在视觉上的亮暗相间的条纹，呈现摇头纹不良现象。为改善摇头纹不良，本领域技术人员采用Z1架构的阵列基板。但是，现有的Z1架构的阵列基板需要增加单独的金属层，因此会增加阵列基板的制作工艺，因此如果减少阵列基板的制作工艺是本领域技术人员亟需解决的技术问题。

发明内容

本申请实施例的目的是提供一种阵列基板、显示装置及阵列基板制作方法，以减少阵列基板的制作工艺。

为解决上述技术问题，本申请实施例提供如下技术方案：

本申请第一方面提供一种阵列基板，包括：包括：栅极层、第一绝缘层、沟道层、源漏层、第二绝缘层和公共电极层；所述栅极层包括多条栅线和多个栅极，所述沟道层包括多个沟道和多个像素电极，所述源漏层包括多个源极、多个漏极、多条数据线和多条公共电极信号线；所述公共电极信号线与所述公共电极层过孔连接；对应的栅极、沟道、源极和漏极用于形成薄膜晶体管；

所述阵列基板上形成有阵列设置的多个像素单元，每个像素单元中包括沿第一方向依次设置三个不同颜色的子像素，每行所述子像素沿第一方向设置，每列所述子像素沿第二方向设置，相邻两行所述子像素之间形成有第一条形区域，相邻两列所述子像素之间形成有第二条形区域；

所述栅线沿第一方向延伸，相邻两行所述像素单元之间的所述第一条形区域设置有两条所述栅线；每行所述像素单元中的第一子像素的栅极和第二子像素的栅极分别连接于该行所述像素单元上侧相邻栅线和下侧相邻栅线中的一条，相邻两个所述像素单元中的所述第三子像素的栅极分别连接于该行所述像素单元上侧相邻栅线和下侧相邻栅线；每个薄膜晶体管的源极连接临近的数据线而漏极连接像素电极；

所述数据线包括多条位于不同的第一条形区域而对应相同两子像素列的行延伸接线单元、多条位于同一第二条形区域的第一列延伸接线单元和多条位于另一第二条形区域的第二列延伸接线单元，且分别对应于相邻的两行子像素，相邻的所述第一列延伸接线单元和所述第二列延伸接线单元分别设置于所述行延伸接线单元的首尾两端且延伸方向相反，其中，所述第一列延伸接线单元对应于第一行子像素单元，所述第二列延伸接线单元对应于第二行子像素单元；

对应所述第一行子像素单元的第二条形区域交替排列有所述公共电极信号线和所述第一列延伸接线单元，对应所述第二行子像素单元的第二条形区域交替排列有所述公共电极信号线和所述第二列延伸接线单元；

所述过孔、所述薄膜晶体管、所述行延伸接线单元均设置于所述第一条形区域。

在本申请第一方面的一些变更实施方式中，

具体地，所述数据线中的第一数据线的行延伸接线单元包括依次交替排列的第一行延伸接线单元和第二行延伸接线单元，所述第一行延伸接线单元与所述第二行延伸接线单元之间设置有第一子像素行，

所述第一行延伸接线单元包括沿所述第一方向依次连接的第一连接段、第二连接段和第三连接段，所述第一连接段与所述第一子像素行之间的距离大于所述第二连接段与所述第一子像素行之间的距离，所述第二连接段向着第一方向延伸且与所述第一方向呈预设锐角；