[发明专利]用于小数分频的四模分频器、小数锁相环及芯片

说明书

本发明公开用于小数分频的四模分频器、小数锁相环及芯片，该四模分频器包括可编程程序计数器和吞脉冲计数器、除N除（N+1）和除M除（M+1）四模预分频电路和分频状态切换模块；四模分频器用于根据分频状态切换模块的切换控制端输入的控制信号，控制除N除（N+1）和除M除（M+1）四模预分频电路在满足所述待分频时钟信号的预设分频比的拓展需求的除N除（N+1）分频模式和除M除（M+1）分频模式之间切换，使得在可编程程序计数器的计数位数和吞脉冲计数器的计数位数都不变的前提下，四模分频器在除M除（M+1）分频模式下获得的第二预设分频比范围相对于除N除（N+1）分频模式下获得的第一预设分频比范围的下限值拓展。

技术领域

本发明属于分频技术领域，尤其涉及用于小数分频的四模分频器、小数锁相环及芯片。

背景技术

锁相环（PLL）是一种十分重要的功能系统，如在一个芯片系统中提供一种或多种频率要求的时钟、在接收机中产生本振信号、在通信系统中保持同步等；一般的，锁相环分为整数锁相环和小数锁相环。较常用的小数锁相环，包括鉴频鉴相器（PFD）、电荷泵（CP）、低通滤波器（LPF）、压控振荡器（VCO）、SDM调制器、分频器，其中，分频器需要使用到双模分频器（(除N除（N+1））divider）或者多模分频器(MMD divider)；小数锁相环通过鉴频鉴相器比较参考频率和输出频率的反馈，输出控制信号，控制电荷泵对低通滤波器进行电流流入和流出，从而调节低通滤波器的输出电压，再通过低通滤波器的输出电压对压控振荡器进行调节，从而控制以及改变压控振荡器的输出频率，通过双模分频器（(除N除（N+1））divider）或者多模分频器(MMD divider)对压控振荡器的输出信号进行分频，并反馈到鉴频鉴相器，从而调整鉴频鉴相器的输出控制信号，如此循环直到锁相稳定，锁相稳定时参考频率和输出频率相等或者呈倍数N关系。需要说明的是，多模分频器和双模分频器都属于高速可编程分频器，采用数字SDM电路来实现分频变化的功能。

多模分频器结构简单，易于实现，但是相对双模分频器，在分频数较大时使用的级数较多，消耗面积较大，而双模分频器虽然结构精简，面积较小，双模分频器产生的分频范围比多模分频器有一定的提升，但是仍然会受到分频范围的限制。在一些应用场合，比如要求输出时钟的频率可调，则需要分频器具有宽泛的分频范围，一般的多模分频器和双模分频器的分频范围较小难以适用。

发明内容