[发明专利]静电放电保护电路和其结构

说明书

提供了一种静电放电(ESD)保护电路。所述电路包括I/O端，所述I/O端被耦接成用于接收相对于电压供应端具有负电压的信号。在隔离阱中形成ESD晶体管。所述晶体管包括耦接到所述I/O端的控制电极和第一电流电极。所述隔离阱被配置为所述晶体管的体电极。ESD二极管包括耦接到所述电压供应端的阳极电极和耦接到所述晶体管的第二电流电极的阴极电极。

技术领域

本公开总体上涉及电子电路，并且更具体地，涉及静电放电(ESD)保护电路和结构。

背景技术

如今，许多现代电子装置被设计得复杂性不断增加。这些电子装置中的许多电子装置都有由于静电放电(ESD)事件而损坏的风险。此类ESD事件可以在制造过程中、在组装和测试期间或在最终的系统和现场应用中发生。然而，用于保护内部元件免受损坏的常规ESD保护方案可能会影响非标准输入和输出的性能。

发明内容

根据本发明的一个方面，提供一种电路，包括：

输入/输出(I/O)端，所述I/O端被耦接成用于接收相对于电压供应端具有负电压的信号；

静电放电(ESD)晶体管，所述ESD晶体管形成在隔离阱中，所述ESD晶体管具有耦接到所述I/O端的控制电极和第一电流电极，所述隔离阱被配置为所述ESD晶体管的体电极；以及

第一ESD二极管，所述第一ESD二极管具有耦接到所述电压供应端的阳极电极和耦接到所述ESD晶体管的第二电流电极的阴极电极。

根据一个或多个实施例，形成在所述隔离阱中的所述ESD晶体管形成在半导体衬底的第一部分中，并且所述第一ESD二极管形成在所述半导体衬底的第二部分中，所述第一部分通过深沟槽隔离(DTI)结构与所述第二部分隔离。

根据一个或多个实施例，所述第一ESD二极管被配置和布置成所述阳极电极被所述阴极电极包围，所述阴极电极被DTI结构包围。

根据一个或多个实施例，该电路另外包括第二ESD二极管，所述第二ESD二极管具有耦接到所述I/O端的阳极电极和耦接到所述电压供应端的阴极电极。

根据一个或多个实施例，另外包括阱连结区，所述阱连结区形成在所述隔离阱中、具有与所述隔离阱相同的导电类型，所述阱连结区耦接到所述电压供应端。

根据一个或多个实施例，所述隔离阱形成在具有与所述隔离阱相反的导电类型的掩埋阱之上，所述掩埋阱通过深阱注入区耦接到所述I/O端。

根据一个或多个实施例，所述控制电极通过第一电阻器耦接到所述I/O端，所述第一电阻器的第一端耦接在所述控制电极处并且所述第一电阻器的第二端耦接在所述I/O端处。

根据一个或多个实施例，所述体电极通过第二电阻器耦接到所述电压供应端，所述第二电阻器的第一端耦接在所述体电极处并且所述第二电阻器的第二端耦接在所述电压供应端处。

根据一个或多个实施例，所述第一ESD二极管的所述阴极电极通过第二ESD二极管耦接到所述ESD晶体管的所述第二电流电极，所述第二ESD二极管具有耦接到所述第一ESD二极管的所述阴极电极的阳极电极和耦接到所述ESD晶体管的所述第二电流电极的阴极电极。

根据本发明的第二方面，提供一种电路，包括：

输入/输出(I/O)端，所述I/O端被耦接成用于接收相对于电压供应端具有负电压的信号；

静电放电(ESD)晶体管，所述ESD晶体管形成在耦接到所述电压供应端的隔离阱中，所述ESD晶体管具有耦接到所述I/O端的控制电极和第一电流电极，所述隔离阱被配置为所述ESD晶体管的体电极；以及

第一ESD二极管，所述第一ESD二极管具有耦接到所述电压供应端的阳极电极和耦接到所述ESD晶体管的第二电流电极的阴极电极。