[发明专利]存储器件及其制造方法

说明书

本申请公开了一种存储器件及其制造方法。存储器件包括:衬底；至少一个硅贯穿接触结构，贯穿衬底；至少一个背侧隔离结构，与硅贯穿接触结构并列设置，包括贯穿衬底的第一沟槽，位于第一沟槽侧壁处的绝缘层和位于第一沟槽内部的导电层，绝缘层将导电层和衬底隔离。本申请通过增大背侧隔离结构的第一沟槽的尺寸，在第一沟槽中依次形成绝缘层和导电层的工艺，简化了形成隔离结构的填充工艺，提升了隔离结构的隔离效果。并且背侧隔离结构中在第一沟槽内部填充导电层，使得隔离结构中不单为绝缘层，减少了绝缘材料的使用降低了成本。

技术领域

本发明涉及存储器技术，更具体地，涉及存储器件及其制造方法。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。三维结构的存储器件(即，3D存储器件)包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

在NAND结构的三维存储器件中，随着堆叠层数的增加，制造形成隔离结构的成本高、工艺复杂，并且常导致沟槽隔离效果差。

因此，期待进一步改进存储器件的隔离结构以提高隔离效果、产品良率和简化生产工艺。

发明内容

本发明的目的是提供一种改进的存储器件及其制造方法，提升了存储器件的稳定性。

根据本发明的一方面，提供一种存储器件，包括:衬底；至少一个硅贯穿接触结构，贯穿所述衬底；至少一个背侧隔离结构，与所述硅贯穿接触结构并列设置，包括贯穿所述衬底的第一沟槽以及位于所述第一沟槽内的绝缘层和导电层，其中，所述绝缘层将所述导电层和所述衬底隔离。

可选地，所述硅贯穿接触结构包括贯穿所述衬底的第二沟槽、位于第二沟槽内的绝缘层和导电层以及位于所述第二衬底表面上的绝缘层，其中，所述绝缘层将所述导电层和所述衬底隔离。

可选地，第一沟槽的宽度小于或者等于所述第二沟槽的宽度。

可选地，所述第一沟槽的宽度为400nm～600nm。

可选地，还包括：背侧互连导电层，位于所述硅贯穿接触结构表面且与所述硅贯穿接触结构接触，所述背侧互连导电层位于所述衬底表面上方，所述背侧互连导电层通过所述硅贯穿接触结构与所述衬底隔离。

可选地，所述背侧互连导电层与所述背侧隔离结构之间具有间隔。

可选地，还包括：栅叠层结构，位于所述衬底第一表面；至少一个沟道柱，所述沟道柱贯穿所述栅叠层结构且到达所述衬底中。

可选地，所述第一沟槽贯穿所述栅叠层结构。

根据本发明的一方面，提供一种存储器件的制造方法，包括：沿衬底第二表面形成贯穿所述衬底的至少一个第一沟槽和至少一个第二沟槽；在所述第一沟槽侧壁处、第二沟槽侧壁处以及靠近所述第二沟槽的部分衬底的第二表面形成绝缘层；在所述第一沟槽内部、所述第二沟槽内部以及所述绝缘层表面形成导电层，所述第一沟槽内部的绝缘层、导电层形成背侧隔离结构，所述第二沟槽内部及其衬底的第二表面的绝缘层、导电层形成硅贯穿接触结构。

可选地，所述第一沟槽的宽度小于或者等于所述第二沟槽的宽度。

可选地，所述第一沟槽的宽度为400nm～600nm。

可选地，还包括：在所述硅贯穿接触结构表面形成与所述硅贯穿接触结构接触的背侧互连导电层，所述背侧互连导电层位于所述衬底第二表面上方，所述背侧互连导电层通过所述硅贯穿接触结构与所述衬底隔离。

可选地，所述背侧互连导电层与所述背侧隔离结构之间设置有间隔。

可选地，还包括：在所述衬底第一表面形成栅叠层结构；形成贯穿所述栅叠层结构且到达所述衬底中的只扫一个沟道柱。