[发明专利]一种存储器的形成方法和存储器

说明书

本发明公开了一种存储器的形成方法和存储器，包括：提供基底，基底中至少包括字线结构以及有源区，以及位于基底顶部表面的底介质层和位线接触层，底介质层中具有位线接触开口，位线接触开口暴露出基底中的有源区，位线接触层覆盖底介质层且填充位线接触开口；刻蚀部分位线接触层，形成不同高度的位线接触层；形成导电层，于垂直于字线结构延伸的方向上，导电层顶部表面位于不同高度；于字线结构延伸的方向上，导电层顶部表面位于不同高度；形成顶介质层；刻蚀形成分立的位线结构，通过形成位线结构中的导电层位于不同高度，增大位线结构中导电层之间的间距。

技术领域

本发明涉及半导体领域，尤其涉及一种存储器的形成方法和存储器。

背景技术

随着动态随机存取存储器(Dynamic Random Access Memory，DRAM)的特征尺寸和线宽不断减小，相邻位线结构之间间距也变得越来越小。而相邻位线结构之间间距变小，会导致相邻位线结构之间的寄生电容不断增大，影响DRAM阵列区的饱和电流，进而影响DRAM的运行效率。

在DRAM的线宽不断减小的情况下，如何增大位线结构之间的间距，是当前亟待解决的问题。

发明内容

本发明实施例提供一种存储器的形成方法和存储器，通过形成位线结构中的导电层位于不同高度，在不改变位线结构排布方式的基础上，增大位线结构中导电层之间的间距。

第一方面，本发明实施例提供了一种存储器的形成方法，包括：提供基底，所述基底中至少包括字线结构以及有源区，以及位于所述基底顶部表面的底介质层和位线接触层，所述底介质层中具有位线接触开口，所述位线接触开口暴露出所述基底中的所述有源区，所述位线接触层覆盖所述底介质层且填充所述位线接触开口；

刻蚀部分所述位线接触层，形成不同高度的所述位线接触层；

在所述位线接触层顶部表面形成导电层，于垂直于所述字线结构延伸的方向上，所述导电层顶部表面位于不同高度；

在所述导电层顶部表面形成顶介质层；

依次刻蚀部分所述顶介质层、所述导电层和所述位线接触层，形成分立的位线结构。

可选的，所述刻蚀部分所述位线接触层，形成不同高度的所述位线接触层，包括：

在所述位线接触层顶部表面形成光刻掩膜层；

两次图形化所述光刻掩膜层，形成第一掩模图案和第二掩模图案，所述第一掩模图案包括成行以及成列排列的多个第一覆盖图案，所述第二掩模图案包括成行以及成列排列的多个第二覆盖图案，所述第一覆盖图案和所述第二覆盖图案在字线结构延伸方向和与字线垂直方向上依次交替排列；

基于间隔排列的所述第一覆盖图案和所述第二覆盖图案刻蚀部分所述位线接触层，形成不同高度的所述位线接触层；

去除所述间隔排列的所述第一覆盖图案和所述第二覆盖图案。

可选的，所述间隔排列的所述第一覆盖图案和所述第二覆盖图案为圆形或椭圆。

可选的，所述依次刻蚀部分所述顶介质层、所述导电层和所述位线接触层，形成分立的位线结构后，于所述垂直于所述字线结构延伸的方向上，所述位线结构中的导电层的连线呈波浪线，于所述字线结构延伸的方向上，相邻所述分立的位线结构中的导电层的高度不同。

可选的，所述在所述位线接触层顶部表面形成导电层，包括：

在所述位线接触层顶部表面形成导电膜；

刻蚀所述导电膜，在位于不同高度的所述位线接触层顶部表面形成厚度一致的所述导电层。

可选的，所述在所述导电层顶部表面形成顶介质层，包括：

在所述导电层顶部表面形成顶介质膜；