[发明专利]开发电子架构设计布局的系统、方法和计算机可读介质

说明书

电子设计流程从原理图为模拟回路生成电子架构设计布局。电子设计流程将原理图的模拟电路分配给模拟电路的各种类别。电子设计流程将与模拟电路的这些类别对应的各种模拟标准单元布局到分配给模拟电路的模拟布局位点中。这些模拟标准单元具有均匀的单元高度，这允许这些模拟标准单元可以容易地连接或合并到数字标准单元，这减小了电子架构设计布局的面积。与非均匀的模拟标准单元相比，这些模拟标准单元之间的高度均匀性额外提供了更可靠的良率。本发明的实施例还涉及开发电子架构设计布局的系统、方法和计算机可读介质。

技术领域

本发明的实施例涉及开发电子架构设计布局的系统、方法和计算机可读介质。

背景技术

技术和工程学的进步允许设计者和制造商向消费者提供更多的电子器件。可制造性设计(DFM)表示了设计易于制造的电子器件的一般工程实践。DFM描述了设计电子器件的工艺以便利制造工艺制造更容易、更快且更便宜的电子器件，同时保持所需的功能、质量和适销性标准。将电子器件的模拟电路和数字电路混合到单个半导体衬底上变得越来越普遍。然而，用于模拟电路的模拟布局通常是不均匀的，这可能导致密度梯度效应(DGE)。这些模拟布局通常具有高密度区，也称为高梯度区，位于数字布局的低密度区旁边。在一些情况下，这些高密度区会在制造工艺期间在电子器件内引起制造缺陷(提供一些示例，诸如短路或断路)。为了避免这些高密度区，模拟电路的设计者通常会在专用于模拟电路的单个半导体衬底上增加基板面(real-estate)，以降低这些模拟布局的密度。但是，这种增加的基板面通常导致较大的器件(以用于模拟布局的较大功率操作)，并且增加了电子器件内的布线距离。

发明内容

本发明的实施例提供了一种用于开发电子架构设计布局的系统，所述电子架构设计布局用于电子器件的模拟回路，所述系统包括：存储器，存储多个模拟标准单元；以及处理器，配置为执行布局和布线应用程序，所述布局和布线应用程序在由所述处理器执行时将所述处理器配置为：在逻辑上将所述模拟回路中的多个模拟电路中的模拟电路分配给模拟电路的多个类别中的模拟电路的类别，所述模拟电路的多个类别中的模拟电路的每个类别与通用配置和/或通用布置相关联，将所述电子架构设计布局中的基板面划分为多个模拟布局位点，将所述模拟电路分配给所述多个模拟布局位点中的模拟布局位点，将所述模拟布局位点指定为与所述模拟电路的类别相关联，并且将所述多个模拟标准单元中的与所述模拟电路的类别相关联的模拟标准单元布局到所述模拟布局位点中。

本发明的实施例还提供了一种用于开发电子架构设计布局的方法，所述电子架构设计布局用于电子器件的模拟回路，所述方法包括：通过执行布局和布线应用程序的处理器在逻辑上将所述模拟回路的多个模拟电路中的模拟电路分配给模拟电路的多个类别中的模拟电路的类别，所述模拟电路的多个类别中的模拟电路的每个类别与通用配置和/或通用布置相关联；通过所述处理器从多个模拟标准单元中检索与所述模拟电路的类别相关联的模拟标准单元；以及通过所述处理器将所述模拟标准单元布局到多个模拟布局位点中的分配给所述模拟回路的模拟布局位点中。

本发明的实施例还提供了一种非暂时性计算机可读介质，所述非暂时性计算机可读介质上记录有计算机程序代码的，所述计算机程序代码在由处理器执行时使所述处理器执行操作，所述操作包括：在逻辑上将电子器件的多个模拟电路中的模拟电路分配给模拟电路的多个类别中的模拟电路的类别，所述模拟电路的多个类别中的模拟电路的每个类别与通用配置和/或通用布置相关联；从多个模拟标准单元中检索与所述模拟电路的类别相关联的模拟标准单元；将所述模拟标准单元布局到多个模拟布局位点中的分配给所述模拟回路的模拟布局位点中；从多个数字标准单元中检索与所述电子器件的多个数字电路中的数字电路相关联的数字标准单元；将所述数字标准单元布局到多个数字布局位点中的数字布局位点中；以及连接所述模拟标准单元和所述数字标准单元，以形成所述电子器件的电子架构设计布局。

附图说明