[发明专利]开发电子架构设计布局的系统、方法和计算机可读介质

权利要求书

1.一种用于开发电子架构设计布局的系统，所述电子架构设计布局用于电子器件的模拟回路，所述系统包括：

存储器，存储多个模拟标准单元；以及

处理器，配置为执行布局和布线应用程序，所述布局和布线应用程序在由所述处理器执行时将所述处理器配置为：

在逻辑上将所述模拟回路中的多个模拟电路中的模拟电路分配给模拟电路的多个类别中的模拟电路的类别，所述模拟电路的多个类别中的模拟电路的每个类别与通用配置和/或通用布置相关联，

将所述电子架构设计布局中的基板面划分为多个模拟布局位点，

将所述模拟电路分配给所述多个模拟布局位点中的模拟布局位点，将所述模拟布局位点指定为与所述模拟电路的类别相关联，并且

将所述多个模拟标准单元中的与所述模拟电路的类别相关联的模拟标准单元布局到所述模拟布局位点中。

2.根据权利要求1所述的系统，其中，所述布局和布线应用程序在由所述处理器执行时，将所述处理器配置为利用所述模拟回路的原理图，以在逻辑上将所述模拟电路分配给所述模拟回路的原理图中的所述模拟电路的类别。

3.根据权利要求2所述的系统，其中，所述布局和布线应用程序在由所述处理器执行时，将所述处理器配置为从外围设备接收输入，以在逻辑上将所述模拟电路分配给所述模拟电路的类别。

4.根据权利要求1所述的系统，其中，所述通用配置或所述通用布置包括：

通用栅极连接；

通用漏极连接；

通用源极连接；

通用体连接；

电源连接；

接地连接；或

单一NMOS或PMOS连接。

5.根据权利要求1所述的系统，其中，所述多个模拟标准单元表征为具有均匀的单元高度。

6.根据权利要求5所述的系统，其中，所述均匀的单元高度包括一个单元高度，所述一个单元高度具有用于形成p型金属氧化物半导体(PMOS)晶体管的第一水平有源扩散区域和用于形成n型金属氧化物半导体(NMOS)晶体管的第二水平有源扩散区域。

7.根据权利要求1所述的系统，其中，所述布局和布线应用程序在由所述处理器执行时，将所述处理器配置为将所述基板面划分为一系列的行和一系列的列，以形成模拟布局位点的矩阵。

8.根据权利要求1所述的系统，其中，所述布局和布线应用程序在由所述处理器执行时，将所述处理器配置为使用所述模拟回路的原理图作为路线图，将所述模拟电路分配给所述模拟布局位点。

9.一种用于开发电子架构设计布局的方法，所述电子架构设计布局用于电子器件的模拟回路，所述方法包括：

通过执行布局和布线应用程序的处理器在逻辑上将所述模拟回路的多个模拟电路中的模拟电路分配给模拟电路的多个类别中的模拟电路的类别，所述模拟电路的多个类别中的模拟电路的每个类别与通用配置和/或通用布置相关联；

通过所述处理器从多个模拟标准单元中检索与所述模拟电路的类别相关联的模拟标准单元；以及

通过所述处理器将所述模拟标准单元布局到多个模拟布局位点中的分配给所述模拟回路的模拟布局位点中。

10.一种非暂时性计算机可读介质，所述非暂时性计算机可读介质上记录有计算机程序代码的，所述计算机程序代码在由处理器执行时使所述处理器执行操作，所述操作包括：

在逻辑上将电子器件的多个模拟电路中的模拟电路分配给模拟电路的多个类别中的模拟电路的类别，所述模拟电路的多个类别中的模拟电路的每个类别与通用配置和/或通用布置相关联；

从多个模拟标准单元中检索与所述模拟电路的类别相关联的模拟标准单元；

将所述模拟标准单元布局到多个模拟布局位点中的分配给所述模拟回路的模拟布局位点中；

从多个数字标准单元中检索与所述电子器件的多个数字电路中的数字电路相关联的数字标准单元；

将所述数字标准单元布局到多个数字布局位点中的数字布局位点中；以及

连接所述模拟标准单元和所述数字标准单元，以形成所述电子器件的电子架构设计布局。