[发明专利]静电保护电路

说明书

提供静电保护电路，能够降低在静电保护电路中无法充分降低浪涌电压的影响的可能性。静电保护电路与第1端子、第2端子以及连接端子电连接，降低浪涌电压对内部电路的影响，该第1端子被输入第1电压信号，该第2端子被输入电位比第1电压信号低的第2电压信号，该连接端子与外部电路连接，其中，该静电保护电路具有：放电节点，其经由第1二极管元件而与第1端子电连接；第1保护电路，其与第1端子和第2端子电连接；第2保护电路，其与放电节点和连接端子电连接；以及第3保护电路，其与放电节点和第2端子电连接，第1二极管元件的阳极与第1端子电连接，阴极与放电节点电连接。

技术领域

本发明涉及静电保护电路。

背景技术

公知有如下的技术：当对集成电路装置施加静电等浪涌电压时，由于该浪涌电压而在集成电路装置的内部产生过电压和过电流，其结果是，集成电路装置所具有的内部电路有可能产生误动作。因此，集成电路装置具有用于保护内部电路不受静电等浪涌电压的影响的静电保护电路，通过该静电保护电路来保护内部电路不受浪涌电压的影响，从而降低在集成电路装置中产生误动作的可能性。

例如，在专利文献1中公开了一种静电保护电路(ESD保护电路)，该静电保护电路具有：3个以上的外部端子，它们可能被施加ESD(Electro Static Discharge：静电放电)电压；二极管，其与该3个以上的外部端子分别对应地设置；以及共同节点，其与各二极管共同连接，其中，通过将各二极管设计成在对应的外部端子与共同节点之间的电流路径中从外部端子向共同节点流过正向电流，将浪涌电压的电位限制为规定的电位。

并且，在专利文献2中公开了一种静电保护电路(输出保护电路)，该静电保护电路在被从外部输入信号的端子或向外部输出信号的端子与传输正电源VDD的VDD线之间、以及传输负电源供给VSS的VSS线与VDD线之间分别设置有保护电路。

专利文献1：日本特开2017-054864号公报

专利文献2：日本特开平6-125048号公报

但是，在专利文献1记载的静电保护电路(ESD保护电路)中，作为第1问题，在由于浪涌电压而产生的浪涌电流的大小在正浪涌电流和负浪涌电流中不同的情况下，需要根据该浪涌电流的大小来设定第1二极管、第2二极管以及第3二极管击穿的电压，其结果是，制造成本有可能增加。并且，作为第2问题，第1外部连接端子与第2外部连接端子之间、第1外部连接端子与第3外部连接端子之间、以及第2外部连接端子与第3外部连接端子之间的各自的钳位电压的特性是相同的，难以在集成电路装置的多个端子中，个别地设定钳位电压的特性。并且，作为第3问题，静电保护电路所限制的浪涌电压的大小由第1二极管、第2二极管以及第3二极管的击穿电压来规定，因此静电保护电路中的保持电压变高，有可能在静电保护电路中产生误动作。

针对上述专利文献1记载的静电保护电路中的各问题，应用专利文献2的图8记载的静电保护电路(输出保护电路)是有效的。但是，在专利文献2的图8所记载的静电保护电路中，在对可能被施加静电的输入101或输出102施加了正的浪涌电压的情况下，有可能由于起因于该浪涌电压而流动的浪涌电流而使VDD线或VSS线的电位发生变动，在内部电路产生误动作。

如上所述，在专利文献1和专利文献2记载的静电保护电路中，根据施加于集成电路装置的浪涌电压的波形及电压值，在静电保护电路中有可能无法充分降低浪涌电压的影响，存在改善的余地。

发明内容