[发明专利]静电保护电路

权利要求书

1.一种静电保护电路，其特征在于，该静电保护电路与第1端子、第2端子以及连接端子电连接，降低浪涌电压对内部电路的影响，该第1端子被输入第1电压信号，该第2端子被输入电位比所述第1电压信号低的第2电压信号，该连接端子与外部电路连接，

该静电保护电路具有：

放电节点，其经由第1二极管元件而与所述第1端子电连接；

第1保护电路，其与所述第1端子和所述第2端子电连接；

第2保护电路，其与所述放电节点和所述连接端子电连接；以及

第3保护电路，其与所述放电节点和所述第2端子电连接，

所述第1二极管元件的阳极与所述第1端子电连接，阴极与所述放电节点电连接。

2.根据权利要求1所述的静电保护电路，其特征在于，

所述第2保护电路具有：

第2二极管元件，其阳极与所述连接端子电连接，阴极与所述放电节点电连接；

可控硅元件，其阳极与所述放电节点电连接，阴极与所述连接端子电连接；以及

触发元件，其与所述可控硅元件的栅极电连接，使所述可控硅元件进行动作，

所述可控硅元件包含：

第1杂质添加区域，其设置于衬底；以及

第2杂质添加区域，其设置于所述第1杂质添加区域，

所述可控硅元件的阳极设置于所述第1杂质添加区域，

所述可控硅元件的阴极设置于所述第2杂质添加区域。

3.根据权利要求1所述的静电保护电路，其特征在于，

所述第2保护电路具有：

第2二极管元件，其阳极与所述连接端子电连接，阴极与所述放电节点电连接；

可控硅元件，其阴极与所述连接端子电连接；

电压限制元件，其与所述可控硅元件的阳极电连接；以及

触发元件，其与所述可控硅元件的栅极电连接，使所述可控硅元件进行动作，

所述可控硅元件包含：

第1杂质添加区域，其设置于衬底；以及

第2杂质添加区域，其设置于所述第1杂质添加区域，

所述可控硅元件的阳极设置于所述第1杂质添加区域，

所述可控硅元件的阴极设置于所述第2杂质添加区域。

4.根据权利要求1至3中的任意一项所述的静电保护电路，其特征在于，

该静电保护电路具有第1电阻元件，该第1电阻元件的一端与所述第1端子电连接，另一端与所述放电节点电连接。

5.根据权利要求1所述的静电保护电路，其特征在于，

该静电保护电路具有：

第2电阻元件，其一端与所述连接端子电连接，另一端与所述内部电路电连接；

第3二极管元件，其阳极与所述第2电阻元件的另一端电连接，阴极与所述第1端子电连接；以及

第4二极管元件，其阳极与所述第2端子电连接，阴极与所述第2电阻元件的另一端电连接。

6.根据权利要求1所述的静电保护电路，其中，

该静电保护电路具有：

第2电阻元件，其一端与所述连接端子电连接；

NMOS晶体管，其漏极与所述第2电阻元件的另一端电连接，源极与所述内部电路电连接，栅极与所述第1端子电连接；

第3二极管元件，其阳极与所述NMOS晶体管的源极电连接，阴极与所述第1端子电连接；以及

第4二极管元件，其阳极与所述第2端子电连接，阴极与所述第2电阻元件的另一端电连接。

7.根据权利要求1所述的静电保护电路，其特征在于，

该静电保护电路具有：

第2电阻元件，其一端与所述连接端子电连接；

PMOS晶体管，其漏极与所述第2电阻元件的另一端电连接，源极与所述内部电路电连接，栅极与所述第2端子电连接；

第3二极管元件，其阳极与所述PMOS晶体管的源极电连接，阴极与所述第1端子电连接；以及

第4二极管元件，其阳极与所述第2端子电连接，阴极与所述PMOS晶体管的源极电连接。