[发明专利]用于存储器装置中的高数据保留的混合擦除模式

说明书

描述了用于进行一组存储器单元的擦除操作的设备和技术，其中擦除操作包含全部字线擦除阶段以节省时间，之后是奇偶字线擦除阶段以改善数据保留。当存储器单元通过第一验证测试时，可以触发到奇偶字线擦除阶段的过渡，第一验证测试指示存储器单元的阈值电压已经下降到第一电压以下。或者，当已经进行了阈值数目的擦除验证迭代时，可以触发过渡。当存储器单元通过第二验证测试时，擦除操作可以完成，第二验证测试指示存储器单元的阈值电压已经下降到小于第一电压的第二电压以下。

技术领域

本技术涉及存储器装置的操作。

背景技术

半导体存储器装置已经变得越来越流行用于各种电子装置中。例如，非易失性半导体存储器用于蜂窝电话、数码相机、个人数字助理、移动计算装置、非移动计算装置和其他装置。

诸如浮置栅极的电荷储存材料或电荷捕获材料可以用于这样的存储器装置中，以储存表示数据状态的电荷。电荷捕获材料可以垂直地布置为三维(3D)堆叠的存储器结构，或水平地布置为二维(2D)存储器结构。3D存储器结构的一个示例是比特成本可规模化(BiCS)架构，其包括交替的导电层和绝缘层的堆叠体。

存储器装置包含存储器单元，其可以串联地布置为NAND串，例如，其中选择栅极晶体管提供在NAND串的端部处，以将NAND串的沟道选择性地连接到源极线或位线。然而，操作这样的存储器装置存在各种挑战。

发明内容

在一种实现方式中，设备包括：控制电路，配置为连接到多个字线，多个字线连接到多个存储器单元，为在擦除操作中对多个存储器单元进行多个擦除验证迭代，电路配置为：进行擦除操作的全部字线阶段，其中连接到字线中的每一个的存储器单元在多个擦除验证迭代的一个或多个擦除验证迭代中被同时地擦除，直到对于多个存储器单元达到擦除里程碑；以及响应于多个存储器单元达到擦除里程碑，进行擦除操作的奇偶字线阶段，其中在多个擦除验证迭代的一个或多个擦除验证迭代中，连接到多个字线中的奇数字线的存储器单元与连接到多个字线中的偶数字线的存储器单元分开地擦除。

在另一实现方式中，方法包括：对多个存储器单元进行擦除操作的一个或多个初始擦除验证迭代，直到多个存储器单元通过第一验证测试，第一验证测试相对于第一电压对多个存储器单元的阈值电压进行测试，多个字线连接到多个存储器单元，并且一个或多个初始擦除验证迭代中的每一个同时地擦除连接到多个字线中的每一个的存储器单元；并且当通过第一验证测试时，对多个存储器单元进行擦除操作中的一个或多个附加擦除验证迭代，直到多个存储器单元通过第二验证测试，第二验证测试相对于低于第一电压的第二电压对多个存储器单元的阈值电压进行测试，并且一个或多个附加擦除验证迭代中的每一个与连接到多个字线的偶数字线的存储器单元分开地擦除连接到多个字线的奇数字线的存储器单元。

在另一实现方式中，设备包括：控制电路，配置为连接到多个字线，多个字线连接到多个存储器单元，并且为对多个存储器单元进行擦除操作，电路配置为：在擦除操作的第一阶段中擦除多个存储器单元，直到多个存储器单元的阈值电压下降到第一电压以下；并且响应于多个存储器单元的阈值电压降到第一电压以下，在擦除操作的第二阶段中擦除多个存储器单元，直到多个存储器单元的阈值电压下降到第二电压，第二电压小于第一电压，其中多个字线中的每个字线被同时地偏置以在第一阶段中擦除，并且多个字线的奇数字线被偏置以在第二阶段中与多个字线中的偶数字线分开地擦除。

附图说明

图1A是示例性存储器装置的框图。

图1B是图1A的存储器装置100的布置的框图，其中第一裸芯130a上的控制电路130与分开的第二裸芯126b上的存储器结构126通信。

图1C绘示了图1A的温度感测电路116的示例。

图2是绘示了图1A的感测块51的一个实施例的框图。

图3绘示了用于向平面中的存储器单元中的块提供电压的图1A的电力控制电路115的示例性实现方式。