[发明专利]高压半导体器件及其形成方法

说明书

高压半导体器件及其形成方法，所述高压半导体器件包括基底，栅极结构、漏极、第一绝缘结构、以及漏极掺杂区。栅极结构设置在基底上。漏极则设置于基底内，并位于栅极结构的一侧。第一绝缘结构设置于基底上，位于栅极结构的下方且部分重叠于栅极结构。漏极掺杂区设置于基底内，位在漏极与第一绝缘结构下方并且具有不连续的一底面。

【技术领域】

本发明是关于一种半导体器件及其形成方法，且特别是关于一种高压半导体器件及其形成方法。

【现有技术】

随着半导体技术的提升，业界已能将控制电路、内存、低压操作电路、以及高压操作电路及相关组件同时整合制作于单一芯片上，以降低成本并提高操作效能。而常用于放大电路中电流或电压讯号、作为电路震荡器(oscillator)、或作为控制电路开关动作的开关组件的晶体管组件，更随着半导体制程技术的进步而被应用作为高功率组件或高压组件。举例来说，作为高压组件的晶体管组件设置于芯片内部电路(internal circuit)与输入/输出(I/O)接脚之间，以避免大量电荷在极短时间内经由I/O接脚进入内部电路而造成破坏。

在目前作为高压组件的晶体管组件中，主要是以降低侧向电场的方式来达到提升崩溃电压(breakdown voltage)的效果，而在结构上大致包括有导入漂移区(driftregion)的双扩散漏极金氧半导体(double diffused drain MOS,DDDMOS)、横向扩散漏极金氧半导体(laterally diffused drain MOS,LDMOS)等组件。然而，如何进一步地提高高压半导体器件的崩溃电压以符合实务上的需求为目前业界所面临的课题。

【发明内容】

本发明的一目的在于提供一种高压半导体器件及其形成方法，该高压半导体器件于高压端设置有一掺杂区，该掺杂区具有不连续的一底面，兼具有改善热载子注入(hotcarrier injection)问题以及避免崩溃电压下降等效果，有利于提升该高压半导体器件的组件可靠度。

为达上述目的，本发明的一较佳实施例提供一种高压半导体器件，其包括一基底，一栅极结构，一漏极，一第一绝缘结构以及一漏极掺杂区。该栅极结构设置在该基底上，该漏极则设置于该基底内，并位于该栅极结构的一侧。该第一绝缘结构设置于该基底上，位于该栅极结构下方且部分重叠于该栅极结构。该漏极掺杂区设置于该基底内，位在该漏极与该第一绝缘结构下方，且该漏极掺杂区具有不连续的一底面。

为达上述目的，本发明的一较佳实施例提供一种高压半导体器件的形成方法，其包括以下步骤。首先，提供一基底，并于该基底上形成一绝缘结构。接着，于该基底内形成一漏极掺杂区，该漏极掺杂区在该绝缘结构下方具有不连续的一底面。然后，于该基底上形成一栅极结构。

【附图说明】

图1绘示本发明对比实施例中高压半导体器件的剖面示意图。

图2绘示本发明第一实施例中高压半导体器件的剖面示意图。

图3绘示本发明对比实施例与第一实施例中高压半导体器件仿真基底电流(Isub)或栅极电流(Ig)相对于栅极电压(Vg)的曲线示意图。

图4至图5绘示本发明第一实施例中高压半导体器件的形成方法的阶段剖面示意图。

图6绘示本发明第二实施例中高压半导体器件的剖面示意图。

【具体实施方式】

为使熟习本发明所属技术领域的技术人员能更进一步了解本发明，下文特列举本发明的数个较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。