[发明专利]一种晶圆钝化层缺陷的检测方法

说明书

本发明提供了一种晶圆钝化层缺陷的检测方法，包括以下步骤：(1)设计文件导入阶段中，在晶圆划片槽区域插入检测电路结构；在晶圆WAT测试阶段中，测试晶圆中该检测电路结构的电容前值和电阻前值；(2)将步骤(1)所述晶圆进行压力蒸煮后，对晶圆表面进行清洁；(3)将步骤(2)清洁后的晶圆再次对相同划片槽区域进行WAT测试，得到的电容后值和电阻后值与步骤(1)所得前值进行对比，即可判断晶圆钝化层是否存在缺陷。该方法改善了目前仪器分辨率和检测范围的局限性导致的低钝化层缺陷发现率，降低了抽检过程的漏检率。同时，该检测方法可适用于各尺寸的晶圆上的抽检及晶圆厂中的定期常规检测。

技术领域

本发明涉及半导体领域，具体涉及晶圆钝化层缺陷的检测方法。

背景技术

晶圆厂在生产晶圆的过程中，对于非凸块(bumping)封装的产品，最后都会覆盖一层由二氧化硅组成的钝化层。钝化层可以有效隔绝湿气，并对芯片起到物理保护作用。如果钝化层有缺陷的话起不到有效的保护作用，并给湿气进入芯片内部提供了潜在的通道。目前主要通过人工目检或者机器AEI(after each inspection)等光学方法观察钝化层颜色，有无异常刮伤、沾污、异物颗粒。

然而现有的钝化层检测技术存在着以下缺点：(1)缺陷有结构性缺陷和表面缺陷。目前的光学检测只能发现表面缺陷(刮伤、沾污、异物颗粒)，钝化层内部结构性缺陷无法通过光学检测检查出来。(2)AEI能发现的缺陷的尺寸还取决于机器的分辨率和检查范围。鉴于成本考量，有些光学检查只是挑选晶圆的部分区域进行抽检，所以有些微小的表面缺陷可能漏检。还有些微小的划伤由于尺寸太小，如果机器分辨率不够，也有可能漏检。

发明内容

基于现有技术存在的缺陷，本发明的目的在于提供了一种采用电性测试检测晶圆钝化层缺陷的方法。使用该方法可克服传统的光学检测方法的缺陷，不仅能提升检测到有问题的晶圆钝化层缺陷的概率，还可以作为晶圆厂的一种常规检测的有效手段。该方法适用性广，可用于不同尺寸晶圆钝化层缺陷检测。

为了达到上述目的，本发明采取的技术方案为：

一种晶圆钝化层缺陷的检测方法，包括以下步骤：

(1)设计文件导入阶段中，在待检测晶圆划片槽区域插入电性检测电路结构；在晶圆的晶圆允收测试(WAT，wafer acceptance test)电性测试阶段中，测试待检测晶圆中该电性检测电路结构的电容前值和电阻前值；

(2)将步骤(1)所述待测晶圆进行压力蒸煮(PCT，pressure cook test)后，对晶圆表面进行清洁；

(3)将步骤(2)清洁后的待测晶圆再次对相同划片槽区域进行晶圆允收测试，得到的电容后值和电阻后值与步骤(1)所得电容前值和电阻前值进行对比，若电阻或/和电容前后数值差异≥5％，则判断对应的钝化层含有缺陷，并统计晶圆钝化层的缺陷率；所述电阻前后数值差异的计算方式为：(电阻前值-电阻后值)/电阻前值×100％；所述电容前后数值差异的计算方式为：|电容前值-电容后值|/电容前值×100％。

本发明所提供的这种测定方法相比于传统的光学二维缺陷检测在检测晶圆钝化层中结构缺陷时可能存在漏检，并且对缺陷的尺寸也存在限制等缺陷，使用三维的电性检测，不管是表面缺陷还是结构内部的缺陷都能通过WAT测试检测电路结构的电阻电容数值上表现出来，大大降低了晶圆钝化层缺陷的漏检率，且该检测方法不受检测仪器的技术参数限制。

优选地，步骤(1)所述电性检测电路结构在晶圆的插入密度为设计规则检测(DRC，design rule check)允许的最小间隙。在插入检测电路时的插入密度越大，检测精度越大，但相应成本也越大，晶圆可用率越低；插入密度越小，晶圆的芯片可用率越大，但检测精度降低。

优选地，步骤(1)所述电性检测电路结构为叉指结构；所述叉指结构使用的金属种类与待测晶圆离钝化层最近的顶层金属一致。