[发明专利]包括具有栅极区域和绝缘区域的堆叠结构的半导体器件

说明书

提供了一种包括具有栅极区域和绝缘区域的堆叠结构的半导体器件。所述半导体器件包括下部结构和在下部结构上延伸到连接区域中的堆叠结构，其中，堆叠结构包括栅极焊盘和模制焊盘。模制焊盘包括中间模制焊盘，中间模制焊盘包括第一中间模制焊盘和位于成对的第一中间模制焊盘之间的第二中间模制焊盘，每个第一中间模制焊盘具有在第一方向上的第一长度，第二中间模制焊盘具有在第一方向上的大于第一长度的第二长度，一个中间模制焊盘包括模制焊盘部分和位于模制焊盘部分上的绝缘突起部分，一个第一中间模制焊盘包括模制焊盘部分和绝缘突起部分，并且第二中间模制焊盘的中心区域不包括绝缘突起部分。

相关申请的交叉引用

本申请要求于2019年7月18日向韩国知识产权局提交的韩国专利申请No.10-2019-0086900的优先权的权益，通过引用将该韩国专利申请的公开内容全部合并于此。

技术领域

本发明构思的示例实施例涉及半导体器件，并且更具体地，涉及包括具有栅极区域和绝缘区域的堆叠结构的半导体器件。

背景技术

已经开发了包括在垂直于半导体衬底的表面的方向上堆叠的栅电极的半导体器件。为了提高半导体器件的集成密度，已经增加了堆叠的栅电极的数目。随着在垂直于半导体衬底的表面的方向上堆叠的栅电极的数目增加，在将栅电极电连接到外围电路的过程中的困难增加，并且发生了意外的缺陷。

发明内容

本发明构思的示例实施例提供了可以具有提高的集成密度的半导体器件。

根据本发明构思的示例实施例，一种半导体器件包括：下部结构，包括下部衬底、位于所述下部衬底上的上部衬底、位于所述下部衬底与所述上部衬底之间并且包括外围布线的外围电路区域以及穿透所述上部衬底的间隙填充绝缘层；堆叠结构，位于所述下部结构上的存储单元阵列区域中并且延伸到所述下部结构上的连接区域中，其中，所述堆叠结构在所述连接区域中具有阶梯结构，所述堆叠结构包括栅极区域和第一绝缘区域，所述栅极区域位于所述存储单元阵列区域中并且延伸到所述连接区域中，并且所述第一绝缘区域位于所述连接区域中；覆盖绝缘层，位于所述堆叠结构上；以及存储单元垂直结构，在所述存储单元阵列区域中位于所述栅极区域中，所述堆叠结构包括交替堆叠在所述下部结构上的多个第一层和多个第二层，所述多个第二层包括位于所述栅极区域中的多个栅极层、位于所述第一绝缘区域中的多个模制层、从所述多个栅极层延伸的多个栅极焊盘以及从至少一个所述模制层延伸的多个模制焊盘，所述多个栅极层均包括导电材料，所述多个模制层均包括绝缘材料，所述多个模制层包括一个或多个下部模制层、位于所述一个或多个下部模制层上的多个中间模制层以及位于所述多个中间模制层上的一个或多个浮置模制层，所述多个模制焊盘包括从所述多个中间模制层中的至少一个中间模制层延伸的多个中间模制焊盘，所述多个中间模制焊盘包括沿第一方向下降的阶梯结构，所述第一方向从所述存储单元阵列区域延伸到所述连接区域，所述多个中间模制焊盘包括多个第一中间模制焊盘和位于所述多个第一中间模制焊盘中的成对的第一中间模制焊盘之间的第二中间模制焊盘，所述多个第一中间模制焊盘均具有在所述第一方向上的第一长度，所述第二中间模制焊盘具有在所述第一方向上的大于所述第一长度的第二长度，所述多个中间模制焊盘中的至少一个中间模制焊盘具有模制焊盘部分和位于所述模制焊盘部分上的绝缘突起部分，所述多个第一中间模制焊盘中的至少一个第一中间模制焊盘包括所述模制焊盘部分和所述绝缘突起部分，并且所述第二中间模制焊盘的至少中心区域不包括所述绝缘突起部分。