[发明专利]应用于双环路延迟锁相环的可编程数字控制延迟线

权利要求书

1.一种应用于双环路延迟锁相环的可编程数字控制延迟线，包括功能转换模块，其特征在于，还包括：

双延迟时间单元模块，所述双延迟时间单元模块包括互相级联的二选一多路选择器MUX1和MUX2，用于提供两个或零个MUX的固有延迟时间t_MUX，其中固有时间t_MUX是输入信号从MUX1的I0输入端或I1输入端输入到输出端的固有延迟时间，或是输入信号从MUX2的I1输入端输入到输出的固有延迟时间；

单延迟时间单元模块，所述单延迟时间单元模块包括三个互相级联二选一MUX1，用于提供一个或零个MUX的固有延迟时间；

第一延迟线模块，所述第一延迟线模块包括互相级联的N/2个双延迟时间单元模块和一个单延迟时间单元模块组成的N+1级延迟线；

第二延迟线模块，所述第二延迟线模块包括互相级联的N/2个双延迟时间单元模块级联构成的N级延迟线；

多路选择器模块，该模块用于根据多路选择器的控制信号来选择第二延迟线模块中的双延迟时间单元模块的输出信号，用于产生与输入时钟信号有180°相位差的输出时钟信号；

在单延迟时间单元模块中，第一个MUX1的输入端I1连接输入时钟信号，另一输入端连接上一级双延迟时间单元模块的输出信号，第二个MUX1的输入端I1连接第一个MUX1的输出信号，另一输入端I0悬空，第三个MUX1的输入端I1连接第一个MUX1的输出信号，另一个输入端I0连接第二个MUX1的输出信号；

在第一延迟线模块中，最后一级单延迟时间单元模块的输出连接到第一延迟线模块的第一级双延迟时间单元模块中MUX1的I1输入端。

2.如权利要求1所述的应用于双环路延迟锁相环的可编程数字控制延迟线，其特征在于，所述多路选择器MUX1和MUX2的尺寸不一样，且对于MUX1而言，同一输入信号沿着两个不同的输入到输出路径的传播延迟相等，对于MUX2而言，同一信号沿着两个不同的输入到输出路径的传播延迟不相等。

3.如权利要求1或2所述的应用于双环路延迟锁相环的可编程数字控制延迟线，其特征在于，对于在一个双延迟时间单元模块中，MUX1的一个输入端I1连接输入时钟信号，另一个输入端I0连接上一级双延迟时间单元模块的输出信号，MUX2的两个输入端均连接来自该双延迟时间单元模块的MUX1的输出信号，对于在第一延迟线模块中，第一个双延迟时间单元模块中的MUX1的输入端I0连接用于时间数字转换器的延迟线输入信号START1，输入端I1连接输入时钟信号。

4.如权利要求1所述的应用于双环路延迟锁相环的可编程数字控制延迟线，其特征在于，对于在第二延迟线模块中，第一级双延迟时间单元模块的第一个MUX1的I1输入端连接第一延迟线模块的输出信号，I0输入端输入START2信号，MUX2的输入端均连接MUX1的输出信号，第二个双延迟时间单元模块的第一个MUX的I0输入端连接第一延迟线模块的第一个双延迟时间单元模块的输出信号，I1输入端连接第二延迟线模块的上一个双延迟时间单元模块的输出信号，第二延迟线模块的第N级双延迟单元模块的第一个MUX的I0输入端连接第一延迟线模块的第N-1级双延迟时间单元模块的输出信号，I1输入端连接第二延迟线模块的上一级双延迟时间单元模块的输出信号。

5.如权利要求1所述的应用于双环路延迟锁相环的可编程数字控制延迟线，其特征在于，可编程数字控制延迟线设置有四组控制字，第一组控制字S控制着双延迟时间单元模块的MUX1所选通路径和单延迟时间单元模块中的第三个MUX1所选通路径，第二组控制信号Sa控制着第一延迟线的双延迟时间单元模块的MUX2所选通路径，第三组控制字信号D控制着第二延迟线的双延迟时间单元模块的MUX2所选通路径，第四组控制字C为180°延迟锁相环的粗调控制字。