[发明专利]上电掉电复位电路

说明书

本发明涉及集成电路技术领域，提供了一种上电掉电复位电路，其包括：掉电处理模块，连接于供电端与地之间，根据供电端提供的输入电压生成第一控制信号；上电处理模块，连接于供电端与地之间，具有接入第一控制信号的第一输入端和接入第二控制信号的第二输入端，以及用于提供电压调节信号的第一输出端；功率管，连接于前述第一输出端和地之间，根据电压调节信号生成复位信号。由此可以确保在上电和掉电时，位于该上电掉电复位电路输出端的功率管均能正常工作，提高电路的可靠性和稳定性。

技术领域

本发明涉及集成电路技术领域，具体涉及一种上电掉电复位电路。

背景技术

目前的芯片中基本都内置上电掉电复位电路。大多数复位芯片的输出为低电平有效，在上电过程中，当电源电压小于上电复位电压(Power on Reset，VPOR)时，输出功率管处于未开启，使得输出处于不定态，可能会产生错误指示，影响整个芯片系统。

传统的上电掉电复位电路种类虽然很多，然而在大部分的单片机的GPIO(通用输入/输出口)的设置中，都会有两种不同的输出方式提供选择，一种是开漏极(open drain)输出，另外一种是推挽(push pull)的输出方式。

图1示出现有技术的一种上电掉电复位电路的示意图，如图1所示，该上电掉电复位电路为推挽输出，其可以输出高/低电平，输出端一般连接数字器件。该上电掉电复位电路包括依次串联在供电端VDD与地之间的PMOS管T11和NMOS管T12，该PMOS管T11和NMOS管T12的栅极共同连接以接入输入信号In，该PMOS管T11漏极与NMOS管T12漏极的连接节点提供输出信号Out，在栅极输入0时，高侧PMOS管T11导通，低侧NMOS管T12高阻关断，输出1；在栅极输入1时，高侧PMOS管T11高阻关断，低侧NMOS管T12导通，输出0(该电路不需要外部上拉电路，且上升沿变化比较陡峭)。

图2示出现有技术的另一种上电掉电复位电路的示意图，如图2所示，该上电掉电复位电路为开漏输出，以上拉电阻连接的晶体管的集电极作为输出端，适合于做电流型的驱动，其吸收电流的能力强。该上电掉电复位电路包括依次串联在供电端VDD与地之间的上拉电阻R21和NMOS管T22，该NMOS管T22的栅极接入输入信号In，该上拉电阻R21与NMOS管T22漏极的连接节点用以提供输出信号Out，在栅极输入0时，NMOS管T22不导通，漏极高阻关断，输出1。在栅极输入1时，NMOS管T22的漏极和源极导通，输出0(需要外部上拉电路，且上升沿变化比较缓慢)。

具有上述两种中任意一种输出形式的芯片在上电过程中，当输出MOS管的栅极接入的输入信号In未达到开启电压(例如为700mV)时，输出信号out都会处于不定态，有可能给后级电路错误指示信号。

而使用低导通电压(low Vth，lvt)的MOS管作为输出管虽然在一定程度上能减小前述开启电压，降低上电复位电压(VPOR)，但是会在芯片制造中增加额外的layer层，增加成本，同时在高温下低导通电压的MOS管有漏电风险，可靠性较差。

发明内容

为了解决上述技术问题，本发明提供了一种上电掉电复位电路，可以确保在上电和掉电时输出端的功率管均能正常工作，提高电路的可靠性和稳定性。

本发明提供了一种上电掉电复位电路，包括：

掉电处理模块，连接于供电端与地之间，根据供电端提供的输入电压生成第一控制信号；

上电处理模块，连接于供电端与地之间，具有接入该第一控制信号的第一输入端和接入第二控制信号的第二输入端，以及用于提供电压调节信号的第一输出端；

功率管，连接于前述第一输出端和地之间，根据前述电压调节信号生成复位信号。

优选地，前述掉电处理模块包括：