[发明专利]神经网络装置及其操作方法在审
申请号: | 202010599092.5 | 申请日: | 2020-06-28 |
公开(公告)号: | CN113033790A | 公开(公告)日: | 2021-06-25 |
发明(设计)人: | 兪炯硕;沈贤煜;李宗恩 | 申请(专利权)人: | 三星电子株式会社;蔚山科学技术院 |
主分类号: | G06N3/063 | 分类号: | G06N3/063;G06N3/04 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 黄晓燕;张川绪 |
地址: | 韩国京畿*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 神经网络 装置 及其 操作方法 | ||
1.一种神经网络装置,包括:
片上缓冲存储器,被配置为存储神经网络的第一层的输入特征图;
计算电路,被配置为:通过片上缓冲存储器的单端口接收第一层的输入特征图,并且对第一层的输入特征图执行神经网络运算,以输出与第一层的输入特征图对应的第一层的输出特征图;和
控制器,被配置为:通过所述单端口将第一层的输出特征图发送到片上缓冲存储器,以将第一层的输出特征图和第一层的输入特征图一起存储在片上缓冲存储器中,
其中,第一层的输出特征图被重新用作用于第一层随后的第二层的神经网络运算的输入特征图。
2.根据权利要求1所述的神经网络装置,其中,计算电路还被配置为:基于一个或多个运算循环来执行神经网络运算,
其中,控制器还被配置为:在每个周期执行通过所述单端口从片上缓冲存储器读取构成第一层的输入特征图的至少部分的数据的读取操作,所述一个或多个运算循环中的每个运算循环在每个周期中执行,并且
当在读取操作将被执行的时间用于通过所述单端口将构成第一层的输出特征图的至少部分的数据写入片上缓冲存储器的写入操作被请求时,优先于读取操作执行写入操作。
3.根据权利要求1或权利要求2所述的神经网络装置,其中,控制器沿不同的方向分配用于存储第一层的输入特征图的片上缓冲存储器的第一存储器地址和用于存储第一层的输出特征图的片上缓冲存储器的第二存储器地址。
4.根据权利要求3所述的神经网络装置,其中,控制器:
从与片上缓冲存储器的存储空间对应的存储器地址的起点沿第一方向分配第一存储器地址,并且
从与片上缓冲存储器的存储空间对应的存储器地址的终点沿与第一方向相反的第二方向分配第二存储器地址。
5.根据权利要求4所述的神经网络装置,其中,
当被存储在第二存储器地址中的第一层的输出特征图被重新用作第二层的输入特征图时,当与第二层的输入特征图对应的第二层的输出特征图从计算电路输出时,控制器从所述起点沿第一方向分配用于存储第二层的输出特征图的片上缓冲存储器的第三存储器地址。
6.根据权利要求1或权利要求2所述的神经网络装置,其中,神经网络运算包括卷积运算、激活运算和池化运算,
其中,计算电路还被配置为:将对第一层的输入特征图执行池化运算、卷积运算以及激活运算的结果输出为第一层的输出特征图。
7.根据权利要求1或权利要求2所述的神经网络装置,还包括:
权重缓冲存储器,被配置为:存储用于对第一层的输入特征图的神经网络运算的第一层的权重,
其中,权重缓冲存储器通过权重缓冲存储器的单端口从神经网络装置外部的外部存储器接收第一层的权重,并且通过权重缓冲存储器的单端口将第一层的权重发送到计算电路。
8.根据权利要求1所述的神经网络装置,其中,
片上缓冲存储器、计算电路和控制器安装在单个芯片中。
9.根据权利要求1或权利要求2所述的神经网络装置,还包括:
辅助缓冲存储器,
其中,当与第二层的输入特征图对应的第二层的输出特征图从计算电路输出时,控制器确定第二层的输入特征图和第二层的输出特征图的总大小是否超过片上缓冲存储器的大小,并且当所述总大小超过片上缓冲存储器的大小时,控制器将第二层的输出特征图临时存储在辅助缓冲存储器中而不是片上缓冲存储器中,并且
其中,被临时存储在辅助缓冲存储器中的第二层的输出特征图基于预设周期被发送到神经网络装置外部的外部存储器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社;蔚山科学技术院,未经三星电子株式会社;蔚山科学技术院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010599092.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其测试方法
- 下一篇:飞行时间感测系统和其中使用的图像传感器