[发明专利]一种SiC沟槽栅功率MOSFET器件及其制备方法

说明书

本发明涉及一种SiC沟槽栅功率MOSFET器件，属于功率半导体技术领域。本发明提供的一种SiC沟槽栅功率MOSFET器件在沟槽内制作沟槽源结构、P型多晶硅和沟槽栅结构，其中，沟槽源结构可以降低栅漏电容(Cgd)，降低开关损耗，当源介质层选用高K介质材料时，能够有效降低源介质电场强度；P型多晶硅实现HJD在N沟道SiC沟槽栅功率MOSFET中的集成，HJD具有更低的正向导通压降，同时抑制体二极管导通，避免双极退化引起的可靠性问题，集成的HJD没有额外增加芯片面积。集成的SiC HJD是单极型器件，反向恢复特性优于双极型的体二极管，而且由于没有外接二极管引线带来的寄生参数，稳定性更好。此外，该器件制作工艺简单可控，与现有工艺兼容性强。

技术领域

本发明属于功率半导体技术领域，具体涉及一种SiC沟槽栅功率MOSFET器件及其制备方法。

背景技术

碳化硅(Silicon carbide，化学式SiC)沟槽栅功率金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistor，简称MOSFET)凭借SiC材料出色的性能，相比传统的硅基功率MOSFET具有更小的导通电阻，更高的工作温度和更强的抗辐射能力。另外功率MOSFET属于单极型器件，没有少数载流子注入，相比于双极型器件——绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)具有更快的开关速度和更低的开关损耗。图1示出了一种传统SiC功率MOSFET的元胞结构。在实际应用中，功率MOSFET需要和反并联二极管配合使用，反并联二极管可以使用功率MOSFET内部寄生的PIN二极管或者外接二极管。SiC功率MOSFET内部寄生的PIN二极管正向导通压降大，而且存在严重的双极退化问题；外接二极管会降低开关速度，增加芯片面积的同时还会带来诸如引线寄生电感会导致系统稳定性变差等问题。

发明内容

本发明所要解决的技术问题是针对现有SiC功率MOSFET器件结构使用寄生PIN二极管或者外接二极管存在的问题，提供一种SiC沟槽栅功率MOSFET器件及其制备方法。

为解决上述技术问题，本发明实施例提供一种SiC沟槽栅功率MOSFET器件，其元胞结构包括由下至上依次层叠设置的金属化漏极、N+漏区、N-漂移区和金属化源极；

所述N-漂移区中具有沟槽源结构、P型多晶硅、沟槽栅结构、P型基区、P+低电阻率区和N+源区；

所述沟槽源结构、P型多晶硅和沟槽栅结构由下至上依次层叠设置在所述N-漂移区的顶层；所述P型基区位于所述沟槽栅结构的两侧，P+低电阻率区和N+源区侧面相互接触的位于所述P型基区的顶层；

所述金属化源极位于P+低电阻率区、N+源区和沟槽栅结构上，所述金属化源极与所述沟槽栅结构之间具有钝化层；

所述沟槽源结构包括源介质层和源电极，且位于第一沟槽中，所述源电极填充所述第一沟槽，所述第一沟槽的侧壁和底部与所述源电极之间具有源介质层，P型多晶硅与源电极等电位；

所述沟槽栅结构包括栅介质层和栅电极，且位于第二沟槽中，所述栅电极填充所述第二沟槽，所述第二沟槽的侧壁和底部与所述栅电极之间具有栅介质层，所述栅介质层的侧面与所述P型基区和N+源区的侧面接触。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步的，所述P型多晶硅的宽度小于所述栅电极与所述源电极的宽度。

进一步的，所述N-漂移区中还具有P+屏蔽层，所述P+屏蔽层位于所述沟槽源结构的底部，所述P+屏蔽层的宽度大于或者小于所述沟槽源结构的宽度。

进一步的，所述P+屏蔽层向上并向所述沟槽源结构的两侧延伸，以包围部分所述沟槽源结构。