[发明专利]非挥发性存储器读数据速度测试电路和测试方法

说明书

本申请涉及半导体集成电路设计和测试技术领域，具体涉及一种非挥发性存储器读数据速度测试电路和测试方法。其中，测试电路包括读信号路径，其输出端连接非挥发性存储器的读取端；读信号路径能够根据测试时钟信号，输出读信号给读信号输入端；地址路径，其包括用于输出经过时序平衡的地址信号的第一地址单元和时序平衡选择器，时序平衡选择器用于选择并输出第一地址单元的输出信号；比对输出路径，其比对端连接非挥发性存储器的输出端，用于将非挥发性存储器输出端的输出数据与预设的比对数据进行比对，并输出比对结果，可以解决相关技术中非挥发性存储器读取数据的时间TAA的测算出现偏差的问题，能够提高TAA测试的精度。

技术领域

本申请涉及半导体集成电路设计和测试技术领域，具体涉及一种非挥发性存储器读数据速度测试电路，和非挥发性存储器读数据速度测试方法。

背景技术

存储器是计算机中用于数据存放的主要介质，存储器的读写速度在很大程度上影响了计算机的工作速度。尤其是近年来，随着例如云计算等互联网技术的高速发展，对于存储器读写速度的要求也越来越高。

对于非挥发性存储器，其读取速度通常的测量方法为：通过不断调整存储器读取操作的外加时钟的周期，将存储器能够准确读出的临界时钟周期作为该非挥发性存储器读取数据的时间。

但是，此种方法使得信号之间出现难以平衡的问题，从而导致最终读出的非临界时钟周期包含有测算偏差，一旦将包含有测算偏差的临界时钟周期作为读取数据的时间，进而导致读取数据的时间测算出现偏差。

发明内容

本申请提供了一种非挥发性存储器读数据速度测试电路和测试方法，可以解决相关技术中非挥发性存储器读取数据的时间的测算出现偏差的问题。

作为本申请的第一方面，提供一种非挥发性存储器读数据速度测试电路，所述非挥发性存储器包括读信号输入端、地址信号输入端和输出端，所述非挥发性存储器读数据速度测试电路包括：

读信号路径，所述读信号路径的输出端连接所述非挥发性存储器的读取端；在测试模式下，所述读信号路径能够根据测试时钟信号，输出读信号给所述读信号输入端；

地址路径，所述地址路径包括用于输出经过时序平衡的地址信号的第一地址单元和时序平衡选择器，所述时序平衡选择器用于选择并输出所述第一地址单元的输出信号；

比对输出路径，所述比对输出路径的比对端连接所述非挥发性存储器的输出端，用于将所述非挥发性存储器输出端的输出数据与预设的比对数据进行比对，并输出比对结果。

可选地，所述第一地址单元包括第一地址寄存器、第一地址逻辑运算器和地址锁存器；

所述第一地址寄存器在收到所述测试时钟信号的当前上升沿时，输出当前地址给所述第一地址逻辑运算器；

所述当前地址经过所述第一地址逻辑运算器传送至所述地址锁存器，并在所述地址锁存器中锁存；在所述测试时钟信号的在后上升沿时，所述地址锁存器输出当前地址给所述时序平衡选择器。

可选地，所述地址路径还包括用于输出未经过时序平衡的地址信号的第二地址单元；

所述时序平衡选择器用于在所述第一地址单元的输出信号或第二地址单元的输出信号之间进行选择，并输出对应的输出信号。

可选地，所述第二地址单元包括第二地址寄存器和第二地址逻辑运算器；

所述第二地址寄存器在收到所述测试时钟信号的当前上升沿时，输出当前地址给第二地址逻辑运算器；

所述当前地址经过所述第二地址逻辑运算器传送给所述时序平衡选择器。

可选地，所述地址路径还包括：第一测试模式选择器；

所述第一测试模式选择器用于选择并输出所述时序平衡选择器的输出信号。