[发明专利]非挥发性存储器读数据速度测试电路和测试方法

权利要求书

1.一种非挥发性存储器读数据速度测试电路，所述非挥发性存储器包括读信号输入端、地址信号输入端和输出端，其特征在于，所述非挥发性存储器读数据速度测试电路包括：

读信号路径，所述读信号路径的输出端连接所述非挥发性存储器的读取端；所述读信号路径能够根据测试时钟信号，输出读信号给所述读信号输入端；

地址路径，所述地址路径包括用于输出经过时序平衡的地址信号的第一地址单元和时序平衡选择器，所述时序平衡选择器用于选择并输出所述第一地址单元的输出信号；

比对输出路径，所述比对输出路径的比对端连接所述非挥发性存储器的输出端，用于将所述非挥发性存储器输出端的输出数据与预设的比对数据进行比对，并输出比对结果。

2.如权利要求1所述的非挥发性存储器读数据速度测试电路，其特征在于，所述第一地址单元包括第一地址寄存器、第一地址逻辑运算器和地址锁存器；

所述第一地址寄存器在收到所述测试时钟信号的当前上升沿时，输出当前地址给所述第一地址逻辑运算器；

所述当前地址经过所述第一地址逻辑运算器传送至所述地址锁存器，并在所述地址锁存器中锁存；在所述测试时钟信号的在后上升沿时，所述地址锁存器输出当前地址给所述时序平衡选择器。

3.如权利要求1所述的非挥发性存储器读数据速度测试电路，其特征在于，所述地址路径还包括用于输出未经过时序平衡的地址信号的第二地址单元；

所述时序平衡选择器用于在所述第一地址单元的输出信号或第二地址单元的输出信号之间进行选择，并输出对应的输出信号。

4.如权利要求3所述的非挥发性存储器读数据速度测试电路，其特征在于，所述第二地址单元包括第二地址寄存器和第二地址逻辑运算器；

所述第二地址寄存器在收到所述测试时钟信号的当前上升沿时，输出当前地址给第二地址逻辑运算器；

所述当前地址经过所述第二地址逻辑运算器传送给所述时序平衡选择器。

5.如权利要求1所述的非挥发性存储器读数据速度测试电路，其特征在于，所述地址路径还包括：第一测试模式选择器；

所述第一测试模式选择器用于选择并输出所述时序平衡选择器的输出信号。

6.如权利要求1所述的非挥发性存储器读数据速度测试电路，其特征在于，所述读信号路径包括：读信号寄存器和读信号逻辑运算器；

所述读信号寄存器在收到所述测试时钟信号的上升沿时，输出读信号给所述读信号逻辑运算器。

7.如权利要求6所述的非挥发性存储器读数据速度测试电路，其特征在于，所述读信号路径还包括：第二测试模式选择器，所述第二测试模式选择器用于选择并输出所述读信号逻辑运算器的输出信号。

8.如权利要求1所述的非挥发性存储器读数据速度测试电路，其特征在于，所述比对输出路径包括：输出锁存器、比较器和比较结果寄存器；

所述输出锁存器的输入端为所述比对输出路径的比对端，所述输出锁存器的时钟端连接所述测试时钟信号；

所述比较器中预设有比对数据，所述比较器的输入端连接所述输出锁存器的输出端，用于将所述输出锁存器的输出数据与预设的比对数据进行比对，并输出比对结果，所述比较结果寄存器用于寄存所述比对结果。