[发明专利]一种芯片级联并行计算系统

说明书

本发明提供了一种芯片级联并行计算系统，所述系统包括：计算控制模块，计算阵列，环型数据通路和星型数据通路；其中，计算控制模块从控制接口通过星型数据通路给计算阵列的每个计算单元配置工作模式；计算控制模块从PCIE数据接口接收待计算数据；计算控制模块从环形数据接口通过环形数据通路把数据发送到计算阵列的第一个计算单元，从计算阵列的最后一个计算单元的环形数据接口通过环形数据通路接收计算结果数据；计算控制模块通过PCIE接口输出结果数据与反馈数据。

技术领域

本发明涉及并行计算技术领域，特别涉及一种芯片级联并行计算系统。

背景技术

当今社会是一个高度数字化的社会，特别是随着移动通信技术的不断发展和演进。MIPI/DVP/BT所传送的一般是普通视频流，它们也可以作为高速数据端口使用。现有技术中的常用术语包括：

PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，PCIE属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。

移动产业处理器接口(Mobile Industry Processor Interface简称MIPI)是MIPI联盟发起的为移动应用处理器制定的开放标准。MIPI是专门在高速(数据传输)模式下采用低振幅信号摆幅，针对功率敏感型应用而量身定做的。MIPI联盟定义了一套接口标准，把移动设备内部的接口如摄像头、显示屏、基带、射频接口等标准化，从而增加设计灵活性，同时降低成本、设计复杂度、功耗和EMI。由于MIPI是采用差分信号传输的，所以在设计上需要按照差分设计的一般规则进行严格的设计，关键是需要实现差分阻抗的匹配，MIPI协议规定传输线差分阻抗值为80-125欧姆。

如何有效的提高效率，有效利用差分高速数据传输实现数据在芯片级联并行计算中的作用成为亟待解决的问题。

发明内容

为了解决上述现有技术中存在的问题，本发明的目的在于：通过本发明的计算系统可以用来加速深度神经网络计算，语音智能算法计算，数学计算以及区块链计算。

为了实现上述目的，本申请提供了一种芯片级联并行计算系统，所述系统包括：计算控制模块，计算阵列，环型数据通路和星型数据通路；其中，计算控制模块从控制接口通过星型数据通路给计算阵列的每个计算单元配置工作模式；计算控制模块从PCIE数据接口接收待计算数据；计算控制模块从环形数据接口通过环形数据通路把数据发送到计算阵列的第一个计算单元，从计算阵列的最后一个计算单元的环形数据接口通过环形数据通路接收计算结果数据；计算控制模块通过PCIE接口输出结果数据与反馈数据。

所述的计算控制模块由FPGA或者ASIC芯片实现。

所述的计算控制模块支持PCIE接口，MIPI/LVDS接口，SPI/I2C/UART接口。

所述的计算阵列是N个计算单元的集合，各个计算单元之间，用高速串行差分接口相连，统一接口传输数据，输入数据和输出数据均通过该接口总线传输。

所述的每个计算单元就是一颗独立的SOC/ASIC芯片，所述芯片内置计算单元，并支持MIPI/LVDS接口和SPI/I2C/UART接口。

所述的环型数据通路：环型数据通路是连接计算控制模块与每个计算单元的高速数据接口；计算模块内部，每个计算单元之间的接口连接属于环型数据通路的一部分；计算控制模块与第一个计算单元之间的接口连接属于环型数据通路的一部分；计算控制模块与最后一个计算单元之间的接口连接也属于环型数据通路的一部分。

所述的环型数据通路是通过MIPI或者LDVS差分高速接口实现的。