[发明专利]一种芯片级联并行计算系统

权利要求书

1.一种芯片级联并行计算系统，其特征在于，所述系统包括：计算控制模块，计算阵列，环型数据通路和星型数据通路；其中，计算控制模块从控制接口通过星型数据通路给计算阵列的每个计算单元配置工作模式；计算控制模块从PCIE数据接口接收待计算数据；计算控制模块从环形数据接口通过环形数据通路把数据发送到计算阵列的第一个计算单元，从计算阵列的最后一个计算单元的环形数据接口通过环形数据通路接收计算结果数据；计算控制模块通过PCIE接口输出结果数据与反馈数据。

2.根据权利要求1所述的一种芯片级联并行计算系统，其特征在于，所述的计算控制模块由FPGA或者ASIC芯片实现。

3.根据权利要求1所述的一种芯片级联并行计算系统，其特征在于，所述的计算控制模块支持PCIE接口，MIPI/LVDS接口，SPI/I2C/UART接口。

4.根据权利要求1所述的一种芯片级联并行计算系统，其特征在于，所述的计算阵列是N个计算单元的集合，各个计算单元之间，用高速串行差分接口相连，统一接口传输数据，输入数据和输出数据均通过该接口总线传输。

5.根据权利要求1所述的一种芯片级联并行计算系统，其特征在于，所述的每个计算单元就是一颗独立的SOC/ASIC芯片，所述芯片内置计算单元，并支持MIPI/LVDS接口和SPI/I2C/UART接口。

6.根据权利要求1所述的一种芯片级联并行计算系统，其特征在于，所述的环型数据通路：环型数据通路是连接计算控制模块与每个计算单元的高速数据接口；计算模块内部，每个计算单元之间的接口连接属于环型数据通路的一部分；计算控制模块与第一个计算单元之间的接口连接属于环型数据通路的一部分；计算控制模块与最后一个计算单元之间的接口连接也属于环型数据通路的一部分。

7.根据权利要求6所述的一种芯片级联并行计算系统，其特征在于，所述的环型数据通路是通过MIPI或者LDVS差分高速接口实现的。

8.根据权利要求1所述的一种芯片级联并行计算系统，其特征在于，所述的星型数据通路，对每个计算单元进行差异化配置，该星型数据通路有别于环型数据通路，是低速的，差异化的点对点通讯链路。

9.根据权利要求8所述的一种芯片级联并行计算系统，其特征在于，所述的差异化配置包括设置每个计算单元的身份信息，配置总线仲裁模块的工作方式，配置计算任务，启停计算。

10.根据权利要求1所述的一种芯片级联并行计算系统，其特征在于，所述的计算控制模块只会向环型数据通路中发送计算数据包；所述的计算单元既可向发出环型数据通路中发送计算数据包，也可向发出环型数据通路中发送结果数据包。