[发明专利]运用于类神经网络系统的乘积累加电路的控制电路

说明书

一种运用于类神经网络系统的控制电路，包括：一第一乘积累加电路、一第一神经元数值储存电路与一第一处理器。第一乘积累加电路包括n个忆阻性记忆胞。n个忆阻性记忆胞的一第一端接收一供应电压，n个忆阻性记忆胞的一第二端连接至一第一位线，n个忆阻性记忆胞的控制端连接至对应的n条字线。一第一神经元数值储存电路储存一第一层的n个神经元数值。于一应用程序时，该第一神经元数值储存电路根据该n个神经元数值的二进制码来控制该n条字线，使得第一处理器产生一第二层的一第一神经元数值。

技术领域

本发明是有关于一种运用于类神经网络系统的电路，且特别是有关于一种运用于类神经网络系统的乘积累加电路的控制电路。

背景技术

近年来，类神经网络系统(neural network system)已经广泛的运用在人工智能的用途(AI application)以提供智能处理能力，例如图形辨识(pattern recognition)、数据辨识(data classification)和物件侦测(object detection)。以下先简单介绍具备辨识数字能力的类神经网络系统。

请参照图1，其所绘示为辨识数字的类神经网络系统示意图。利用类神经网络系统100可运用于辨识手写板102上所书写的数字，其中手写板102是由784(28×28)个感应点(sense point)所建构而成。

类神经网络系统100包括输入层(input layer)110、隐藏层(hidden layer)120与输出层(output layer)130。基本上，手写板102上的每个感应点会对应到输入层的一个输入神经元(input neuron)，因此输入层110共有784(28×28)个输入神经元I₀～I₇₈₃，并可视为输入层110的大小(size)为784。

由于类神经网络系统100需要辨识0～9的十个数字，因此输出层130共有10个输出神经元(output neuron)O₀～O₉，并可视为输出层130的大小(size)为10。

再者，类神经网络系统100的隐藏层120被设计为具有30个神经元H₀～H₂₉，亦即隐藏层130的大小(size)为30。因此，类神经网络系统100的尺寸为784-30-10。

每个神经元之间的连线皆代表一个神经元连接权重(neuron connectionweight)。如图1所示，输入层110中的784个输入神经元I₀～I₇₈₃连接至隐藏层120的神经元H₀，而对应的784个神经元连接权重为(IH_0,0～IH_783,0)。同理，输入层110中的784个输入神经元I₀～I₇₈₃对应地连接至隐藏层120的30个神经元H₀～H₂₉。因此，输入层110与隐藏层120之间有734×30个神经元连接权重(IH_0,0～IH_783,0)、(IH_0,1～IH_783,1)～(IH_0,29～IH_783,29)。