[发明专利]运用于类神经网络系统的乘积累加电路的控制电路

权利要求书

1.一种运用于类神经网络系统的控制电路，包括：

第一乘积累加电路，包括n个忆阻性记忆胞，所述n个忆阻性记忆胞的第一端接收供应电压，所述n个忆阻性记忆胞的第二端连接至第一位线，所述n个忆阻性记忆胞的控制端连接至对应的n条字线；

第一神经元数值储存电路，连接至所述n条字线，所述第一神经元数值储存电路包括n个寄存器对应地储存第一层的n个神经元数值；以及

第一处理器，连接至所述第一位线；

其中，于所述类神经网络系统的应用程序时，所述第一神经元数值储存电路根据所述n个神经元数值的二进制码来控制所述n条字线，使得所述第一乘积累加电路产生多个第一位线电流经由所述第一位线至所述第一处理器，且所述第一处理器利用模拟计算的方式，将所述多个第一位线电流转换为输出电流后，再将所述输出电流转换为第二层的第一神经元数值。

2.根据权利要求1所述的控制电路，其中所述n个忆阻性记忆胞中的第一忆阻性记忆胞包括：开关晶体管与忆阻器，所述开关晶体管的栅极端作为所述第一忆阻性记忆胞的所述控制端，所述开关晶体管的第一漏/源极端作为所述第一忆阻性记忆胞的所述第一端，所述开关晶体管的第二漏/源极端连接至所述忆阻器的第一端，且所述忆阻器的第二端作为所述第一忆阻性记忆胞的所述第二端。

3.根据权利要求2所述的控制电路，其中所述忆阻器为浮动栅晶体管，所述浮动栅晶体管的第一漏/源极端连接至所述开关晶体管的所述第二漏/源极端，且所述浮动栅晶体管的第二漏/源极端作为所述第一忆阻性记忆胞的所述第二端。

4.根据权利要求2所述的控制电路，其中于所述类神经网络系统的训练程序时，调整所述忆阻器的电阻值。

5.根据权利要求4所述的控制电路，其中调整所述电阻值用以调整神经元连接权重。

6.根据权利要求2所述的控制电路，还包括：

第二乘积累加电路，包括n个忆阻性记忆胞，所述n个忆阻性记忆胞的第一端接收所述供应电压，所述n个忆阻性记忆胞的第二端连接至第二位线，所述n个忆阻性记忆胞的控制端连接至对应的n条字线；

处理电路，包括所述第一处理器与一第二处理器，且所述第二处理器连接至所述第二位线，其中于所述类神经网络系统的所述应用程序时，所述第一神经元数值储存电路根据所述n个神经元数值的二进制码来控制所述n条字线，使得所述第二乘积累加电路产生多个第二位线电流经由所述第二位线至所述第二处理器，且所述第二处理器根据所述多个第二位线电流产生所述第二层的第二神经元数值；以及

第二神经元数值储存电路，包括第一寄存器连接至所述第一处理器用以储存所述第二层的所述第一神经元数值，以及第二寄存器连接至所述第二处理器用以储存所述第二层的所述第二神经元数值。

7.根据权利要求1所述的控制电路，其中所述第一层的所述n个神经元数值的二进制码有L位，所述第一神经元数值储存电路依序提供L次所述n个神经元数值中的一个位用以控制所述第一乘积累加电路的所述n条字线，使得所述第一乘积累加电路产生L次所述第一位线电流。

8.根据权利要求7所述的控制电路，其中所述第一处理器包括：

电流电压转换器，所述电流电压转换器的输入端接收所述第一位线上产生的L次所述第一位线电流，并由所述电流电压转换器的输出端产生L笔转换电压；

模拟计算电路，包括L个放大电路接收对应的L笔转换电压，并产生L笔放大电流加总后成为输出电流，且所述模拟计算电路的输出端输出所述输出电流；以及

模拟数字转换器，连接至所述模拟计算电路，其中于致能号动作时，接收所述输出电流，并将所述输出电流转换为所述第二层的所述第一神经元数值。

9.根据权利要求8所述的控制电路，其中L个所述放大电路将接收的转换电压乘上对应的幂次方以及第一常数后成为L笔所述放大电流。