[发明专利]一种多层电路板的制作工艺和多层电路板有效
申请号: | 202010402841.0 | 申请日: | 2020-05-13 |
公开(公告)号: | CN111542178B | 公开(公告)日: | 2021-07-16 |
发明(设计)人: | 梁建;罗雄科 | 申请(专利权)人: | 上海泽丰半导体科技有限公司 |
主分类号: | H05K3/46 | 分类号: | H05K3/46 |
代理公司: | 上海硕力知识产权代理事务所(普通合伙) 31251 | 代理人: | 郭桂峰 |
地址: | 200233 上海市徐*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 多层 电路板 制作 工艺 | ||
本发明提供了一种多层电路板的制作工艺和多层电路板,其制作工艺包括:在至少两个电路板中两两之间叠加浸润层后,向所述浸润层的通孔处填充导电物质;所述电路板的对位靶点位置与所述通孔位置相对应;按照所述电路板和浸润层的叠加顺序,将所述对位靶点和所述通孔依次对齐后压合。本发明降低大量封装基板的生产难度,大大提升产品良率。
技术领域
本发明涉及半导体技术领域,尤指一种多层电路板的制作工艺和多层电路板。
背景技术
封装基板是芯片封装的必备材质,通常将晶圆颗粒通过打金针或焊接的形式安装在封装基板上;封装基板也会应用在探针卡测试上,这里封装基板的主要作用是将探针卡的针与负载板连接起来。
常规多层电路板叠加制作的方法表面基层法,即选取一个芯板(俗称core层),然后依次增加build-up层(积层),如图6所示为常规封装多层电路板的制作流程,简介如下:
S1.芯板:钻孔和蚀刻。首先,将需要的芯板进行钻孔和蚀刻。如需要多个芯板,需要加工多个芯板,处理方式一样,均是钻孔和蚀刻。但执行下一步前需要将这几个处理好的芯板压合在一起,相邻的芯板之间材质为浸润层。
S2.超薄铜箔+半固化片:在处理完成的芯板上下各加一层浸润层和超薄铜箔,铜箔位于外层,铜箔和芯板之间是浸润层。
S3.压合:即层压,将铜箔和芯板压合在一起。
S4.镭射钻孔:即使用激光钻孔。
S5.除胶和沉铜:钻孔以后,孔周边存在残胶,所以需要先除胶;然后沉铜,主要目的是在超薄铜箔上形成一定厚度的铜,在孔壁上附着一层铜。
S6.图形干膜:在外表面贴上干膜。
S7.曝光和显影。
S8.电镀填孔,电镀将孔填满,等效塞孔。
S9.去膜。
S10.闪蚀:铜比较薄,快速蚀刻。
S11.重复以上制作过程,增加build-up层数量。
按照上述制作流程添加build-up层,但是由于一次只能增加一层(上下表面各增加一层),导致加工时间比较长。例如芯板制作时间为5天,一层build-up层制作时间为4天,则添加8层build-up层的生产时间则为37天(5+8*4),则添加14层build-up层的生产时间为59天(5+14*4)。另外,受限于设备的限制,常规基板的制作厚度是受限制的,除非升级改造设备,但这种做法成本也非常高。
发明内容
本发明的目的是提供一种多层电路板的制作工艺和多层电路板,实现降低大量封装基板的生产难度,大大提升产品良率。
本发明提供的技术方案如下:
本发明提供一种多层电路板的制作工艺,包括步骤:
在至少两个电路板中两两之间叠加浸润层后,向所述浸润层的通孔处填充导电物质;所述电路板的对位靶点位置与所述通孔位置相对应;
按照所述电路板和浸润层的叠加顺序,将所述对位靶点和所述通孔依次对齐后压合。
进一步的,所述按照所述电路板和浸润层的叠加顺序,将所述对位靶点和所述通孔依次对齐后压合之后包括步骤:
将对齐后压合得到的多层电路板进行开短路检测。
进一步的,所述在至少两个电路板中两两之间叠加浸润层之前包括步骤:
在各电路板连接面处开设若干个对位靶点。
进一步的,还包括步骤:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海泽丰半导体科技有限公司,未经上海泽丰半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010402841.0/2.html,转载请声明来源钻瓜专利网。