[发明专利]半导体器件的制造方法有效
申请号: | 202010401650.2 | 申请日: | 2020-05-13 |
公开(公告)号: | CN111653482B | 公开(公告)日: | 2022-06-07 |
发明(设计)人: | 熊伟;陈华伦;徐晓俊;张剑 | 申请(专利权)人: | 华虹半导体(无锡)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 罗雅文 |
地址: | 214028 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法,其特征在于,所述方法包括:
提供一衬底,所述衬底包括存储器件区域和逻辑器件区域,所述存储器件区域形成有闪存器件的栅极结构,所述闪存器件的栅极结构外侧设置有氮化硅层;
对所述逻辑器件区域进行阱区离子注入;
依次形成栅氧化层和多晶硅层,所述栅氧化层和多晶硅层用于形成逻辑器件的栅极;
通过光刻工艺打开所述存储器件区域,封闭所述逻辑器件区域;
去除所述存储器件区域对应的多晶硅层、栅氧化层和氮化硅层;
对所述逻辑器件区域对应的多晶硅层进行N型掺杂;
刻蚀所述逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅。
2.根据权利要求1所述的方法,其特征在于,所述对所述逻辑器件区域进行阱区离子注入,包括:
形成第一硬掩膜层,所述第一硬掩膜层的材料为氮化硅;
通过光刻和刻蚀工艺去除所述逻辑器件区域对应的所述第一硬掩膜层;
对所述逻辑器件区域进行阱区离子注入。
3.根据权利要求1所述的方法,其特征在于,所述去除所述存储器件区域对应的多晶硅层、栅氧化层和氮化硅层,包括:
刻蚀去除所述闪存器件的栅极结构上方的多晶硅层;
通过湿法腐蚀工艺去除所述闪存器件的栅极结构上方的栅氧化层和所述闪存器件结构以外的氮化硅层。
4.根据权利要求3所述的方法,其特征在于,所述通过湿法腐蚀工艺去除所述闪存器件的栅极结构上方的栅氧化层和所述闪存器件结构以外的氮化硅层,包括:
根据栅氧化层厚度确定稀氢氟酸的用量,利用所述稀氢氟酸去除所述栅氧化层;
根据氮化硅层的厚度确定热磷酸的用量,利用所述热磷酸去除所述氮化硅层。
5.根据权利要求1所述的方法,其特征在于,所述对所述逻辑器件区域对应的多晶硅层进行N型掺杂,包括:
通过光刻工艺定义出所述逻辑器件的N型掺杂区;
根据所述N型掺杂区,对所述逻辑器件区域对应的多晶硅层进行离子注入。
6.根据权利要求5所述的方法,其特征在于,根据所述N型掺杂区,对所述逻辑器件区域对应的多晶硅层进行离子注入,包括:
根据所述N型掺杂区,向所述逻辑器件区域对应的多晶硅层注入磷离子。
7.根据权利要求1所述的方法,其特征在于,所述刻蚀所述逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅,包括:
通过光刻工艺定义出所述逻辑器件的栅极区域;
根据所述逻辑器件的栅极区域刻蚀所述逻辑器件区域对应的多晶硅层,形成所述逻辑器件的多晶硅栅。
8.根据权利要求1所述的方法,其特征在于,所述刻蚀所述逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅之前,所述方法还包括:
形成第二硬掩膜层。
9.根据权利要求1所述的方法,其特征在于,所述闪存器件的栅极结构包括浮栅、位于所述浮栅上方的栅间介质层、位于所述栅间介质层上方的控制栅、位于所述控制栅上方的间隔氧化层、以及字线多晶硅栅极。
10.根据权利要求9所述的方法,其特征在于,所述栅间介质层为ONO结构,所述ONO结构由氧化层、氮化硅层、氧化层堆叠形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司,未经华虹半导体(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010401650.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造