[发明专利]具有减小的底部填充面积的倒装芯片封装体

说明书

倒装芯片封装体和组装倒装芯片封装体的方法，包含：将裸芯定位在衬底上，并将底部填充材料引入到裸芯与衬底之间的空间中，其中底部填充材料的一部分延伸超出裸芯的边缘并形成填角(fillet)，填角至少部分地围绕裸芯。底部填充材料固化，并且填角的一部分被移除以减小填角的面积。

技术领域

本公开涉及用于集成电路(IC)裸芯的封装，特别是倒装芯片封装。在一些实施例中，本公开包含用于减小围绕倒装芯片裸芯的底部填充面积的方法。

背景技术

集成电路(IC)裸芯可以根据不同方法封装。例如，在常规引线键合封装体中，裸芯直立安装在具有外部电路的衬底(例如，印刷电路板(PCB))上，并且使用引线来将裸芯上的接合垫互连到衬底的外部电路。在倒装芯片封装体中，焊料凸块沉积在裸芯的顶侧上的裸芯接合垫上。为了将裸芯连接到衬底的外部电路，裸芯“倒装”，使得其顶侧向下朝向衬底且定位为使得焊球与衬底上的匹配的垫对准。进行焊料回流以将焊料凸块与衬底垫连接。

裸芯和衬底的热膨胀系数上的失配可能在裸芯与衬底之间的焊点(solderjoint)处产生应力，其进而可能导致裸芯与衬底之间的连接中的疲劳和破裂。为了增强裸芯与衬底的附着，可以将底部填充材料施加在裸芯与衬底之间，以改善粘附和/或分散热应力。底部填充材料可以包含例如树脂(例如，环氧树脂)，其作为可流动液体施加在裸芯与衬底之间，并且然后(例如，通过固化工艺)硬化。底部填充材料例如可以从裸芯一侧或多侧被注入到裸芯与衬底之间的空间中。

由于底部填充材料的可流动性质，底部填充材料的一部分通常流动超出裸芯的边缘到周围的衬底上。当硬化或固化时，该过量底部填充材料形成裸芯周围的填角(fillet)，使得底部填充材料在衬底上的足印通常超出裸芯本身的足印。衬底由底部填充填角占据的面积通常不可用于放置附加的裸芯或其他部件，并且在本文中可以称为“禁用区(keep-out-zone)”或“KOZ”。能够减小KOZ的大小将是有利的。

发明内容

根据一些实施例，本公开提供了倒装芯片封装体，其具有减小的底部填充面积。在一些这样的实施例中，具有减小的底部填充面积提供了衬底上的可用于其他部件(例如，NAND裸芯或其他闪速存储器芯片)的更大的面积，使得更多的部件可以连接到给定的衬底。减小的底部填充面积还可以允许其他裸芯定位得更接近于倒装芯片裸芯。该能力可以尤其有利，例如，以便扩大封装体容量或减小封装体大小。

在一些实施例中，根据本公开的倒装芯片封装体使围绕IC裸芯的底部填充填角的一部分被移除，以便减小衬底上的被填角占据的面积(KOZ)。在一些实施例中，在底部填充材料硬化或固化之后截断(例如，激光切割)底部填充填角，并且底部填充填角的一部分被移除，以便收回衬底上的面积以放置其他部件(例如，NAND裸芯或其他芯片)。在一些实施例中，在衬底的阻焊掩模的边缘处或靠近衬底的阻焊掩模的边缘截断底部填充填角。在其他实施例中，将离型膜施加到衬底，并且填角的一部分形成在离型膜上。在一些实施例中，在离型膜的边缘处或靠近离型膜的边缘截断底部填充填角，并且从衬底移除离型膜，由此移除填角的剩余在离型膜上的部分。

在一些实施例中，用于封装IC裸芯的方法包含：将裸芯定位在衬底的表面上，将底部填充材料引入到裸芯与衬底之间的空间中，且底部填充材料的一部分延伸超出裸芯的边缘，固化底部填充材料，其中底部填充材料的延伸超出裸芯的边缘的该部分形成填角，填角至少部分地围绕裸芯，以及移除填角的一段。在一些实施例中，方法还包含在引入和/或固化底部填充材料之前将离型膜施加在衬底上，其中填角至少部分地叠盖离型膜的一部分。在一些实施例中，衬底包括阻焊掩模，并且离型膜施加在阻焊掩模之上。