[发明专利]静电放电电路

说明书

一种静电放电电路，连接于输出入垫与第一节点之间。该静电放电电路包括：双向降压电路、触发电路与放电电路。该双向降压电路包括顺向路径以及逆向路径连接于该输出入垫与第二节点之间。该触发电路连接于该第二节点与该第一节点之间。该放电电路连接于该第二节点与该第一节点之间，且该放电电路还连接至该触发电路。当该输出入垫接收负静电放电冲击时，静电放电电流由该第一节点经由该放电电路与该逆向路径流向该输出入垫。当该输出入垫接收正静电放电冲击时，该静电放电电流由该输出入垫经由该顺向路径与该放电电路流向该第一节点。

技术领域

本发明是有关于一种电路，且特别是有关于一种静电放电(electro staticdischarge，简称ESD)电路。

背景技术

众所周知，在互补式金属氧化物半导体的集成电路(CMOS IC)制程中，为增加其速度与整合度，半导体元件尺寸会越做越小、栅极氧化层(Gate oxide layer)会越来越薄。因此，栅极氧化层的崩溃电压(breakdown voltage)降低，且半导体元件的PN接面(PNjunction)的崩溃电压也降低。

为了避免集成电路(IC)在生产过程中被静电放电冲击(ESD zapping)所损伤，在集成电路(IC)内皆会制作ESD电路。ESD电路提供了静电放电电流路径(ESD currentpath)，以免静电放电流(ESD current)流入IC内部电路而造成损伤。

发明内容

本发明系有关于一种静电放电电路，连接于输出入垫与第一节点之间。该静电放电电路包括：双向降压电路，包括顺向路径连接于该输出入垫与第二节点之间，以及逆向路径连接于该输出入垫与该第二节点之间；触发电路，连接于该第二节点与该第一节点之间；以及放电电路，连接于该第二节点与该第一节点之间，其中该放电电路还连接至该触发电路；其中，当该输出入垫接收负静电放电冲击时，静电放电电流由该第一节点经由该放电电路与该逆向路径流向该输出入垫；以及当该输出入垫接收正静电放电冲击时，该静电放电电流由该输出入垫经由该顺向路径与该放电电路流向该第一节点。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下。

附图说明

图1所绘示为本发明静电放电电路的第一实施例。

图2A与图2B为第一实施例ESD电路接收到负静电放电冲击与正静电放电冲击的示意图。

图3所绘示为本发明静电放电电路的第二实施例。

图4A与图4B为第二实施例ESD电路接收到负静电放电冲击与正静电放电冲击的示意图。

图5所绘示为本发明静电放电电路的第三实施例。

图6所绘示为本发明静电放电电路的第四实施例。

图7所绘示为本发明静电放电电路的第五实施例。

具体实施方式

在非易失性存储器的编程动作或者抹除动作时，编程电压(program voltage)或者抹除电压(erase voltage)会供应至非易失性存储器中用以编程存储单元或者抹除存储单元。

通常，编程电压或者抹除电压都会超出半导体元件(semiconductor component)的耐压，也就是说超过栅极氧化层的崩溃电压或者超过半导体元件的PN接面的崩溃电压。因此，在ESD电路的设计上需要格外小心，以防止ESD电路中的半导体元件接收到的电压超过其崩溃电压而损坏。