[发明专利]静电放电电路

权利要求书

1.一种静电放电电路，连接于输出入垫与第一节点之间，该静电放电电路包括：

双向降压电路，包括顺向路径连接于该输出入垫与第二节点之间，以及逆向路径连接于该输出入垫与该第二节点之间；

触发电路，连接于该第二节点与该第一节点之间；以及

放电电路，连接于该第二节点与该第一节点之间，其中该放电电路还连接至该触发电路；

其中，当该输出入垫接收负静电放电冲击时，静电放电电流由该第一节点经由该放电电路与该逆向路径流向该输出入垫；以及当该输出入垫接收正静电放电冲击时，该静电放电电流由该输出入垫经由该顺向路径与该放电电路流向该第一节点。

2.如权利要求1所述的静电放电电路，其中该顺向路径包括：至少一个二极管串接于该输出入垫与该第二节点之间，且当该输出入垫的电压大于该第二节点的电压时，该顺向路径上的该至少一个二极管为顺向偏压。

3.如权利要求2所述的静电放电电路，其中该逆向路径包括：至少一个二极管串接于该输出入垫与该第二节点之间，且当该输出入垫的电压大于该第二节点的电压时，该逆向路径上的该至少一个二极管为逆向偏压。

4.如权利要求3所述的静电放电电路，其中该放电电路包括主晶体管；该主晶体管的第一端连接至该第二节点；该主晶体管的第二端与体极端连接至该第一节点；该主晶体管的控制端连接至该触发电路；该主晶体管具有寄生二极管；该寄生二极管的阴极端连接至该主晶体管的该第一端；以及该寄生二极管的阳极连接至该主晶体管的该体极端。

5.如权利要求4所述的静电放电电路，其中该主晶体管为NMOS晶体管。

6.如权利要求4所述的静电放电电路，其中该触发电路包括：

第一晶体管，该第一晶体管的第一端连接至该第二节点，该第一晶体管的第二端连接至第三节点，该第一晶体管的控制端连接至第四节点；

第二晶体管，该第二晶体管的第一端连接至该第三节点，该第二晶体管的第二端连接至该第一节点，该第二晶体管的控制端连接至该第四节点；

电阻，该电阻的第一端连接至该第二节点，该电阻的第二端连接至该第四节点；以及

电容器，该电容器的第一端连接至该第四节点，该电容器的第二端连接至该第一节点；

其中，该第三节点连接至该主晶体管的该控制端。

7.如权利要求4所述的静电放电电路，其中该触发电路包括：

电容器，该电容器的第一端连接至该第二节点，该电容器的第二端连接至第三节点；

电阻，该电阻的第一端连接至该第三节点，该电阻的第二端连接至该第一节点；以及

其中，该第三节点连接至该主晶体管的该控制端。

8.如权利要求4所述的静电放电电路，其中该触发电路包括：电阻，该电阻的第一端连接至该主晶体管的该控制端，该电阻的第二端连接至该第一节点。

9.如权利要求4所述的静电放电电路，其中当该输出入垫接收该负静电放电冲击时，该静电放电电流由该第一节点经由该主晶体管的该寄生二极管与该逆向路径流向该输出入垫；以及当该输出入垫接收该正静电放电冲击时，该静电放电电流由该输出入垫经由该顺向路径与该主晶体管的通道区域流向该第一节点。

10.如权利要求3所述的静电放电电路，其中该放电电路包括主晶体管；该主晶体管的第一端与体极端连接至该第二节点；该主晶体管的第二端连接至该第一节点；该主晶体管的控制端连接至该触发电路；该主晶体管具有寄生二极管；该寄生二极管的阴极端连接至该主晶体管的该体极端；以及该寄生二极管的阳极连接至该主晶体管的该第二端。

11.如权利要求10所述的静电放电电路，其中该主晶体管为PMOS晶体管。