[发明专利]用于可编程逻辑器件的配置存储器的数据中继结构

权利要求书

1.一种用于可编程逻辑器件的配置存储器的数据中继结构，其特征在于，所述数据中继结构包括若干个分布式数据中继模块的级联，每级所述数据中继模块结构相同且每级所述数据中继模块中的WBL端和WBLN端依次分别用于连接前一级数据中继模块的RBL端和RBLN端，每级所述数据中继模块包含存储器清零、配置数据写入和配置数据回读三个功能，每级所述数据中继模块包括第一预充电读写模块、第二预充电读写模块、回读模块和带使能端的预充电屏蔽模块；

在所述第一预充电读写模块中，第一NMOS管的源端接地、漏端接第二NMOS管的源端，所述第二NMOS管的漏端接第二PMOS管的漏端，所述第二PMOS管的源端接第一PMOS管的漏端，所述第一PMOS管的源端接高电平；所述第一NMOS管的漏端还接RBL端和第三PMOS管的漏端，所述第三PMOS管的栅端接读使能信号BL_PRE_READ；所述第三PMOS管的源端接第四PMOS管的漏端、所述第二NMOS管的漏端以及反相器的输入端，所述第四PMOS管的栅端接所述反相器的输入端、源端接第五PMOS管的漏端，所述第五PMOS管的源端接高电平、栅端接偏置电压READ_OEN，READ_OEN在清零和写入时为高电平、回读时为偏置电压；所述反相器的控制端接反相器控制端OE，所述反相器的输出端连接WBL端并连接至或门的一个输入端，所述或门的另一个输入端接预充电端PRECHARG，所述或门的输出端连接与非门的一个输入端，所述与非门的另一个输入端接CLEAR_BL端，所述与非门的输出端分别连接所述第一NMOS管的栅端和所述第一PMOS管的栅端，所述第二NMOS管的栅端接写使能信号BL_PRE_WRITE，清零和写入时BL_PRE_WRITE为偏置电压，所述第二PMOS管的栅端接写使能信号WRITE_OEN；

所述第二预充电读写模块的结构与所述第一预充电读写模块的结构相同，所述第二预充电读写模块的WBLN端、CLEAR_BLN端和RBLN端依次对应所述第一预充电读写模块的WBL端、CLEAR_BL端和RBL端；

在所述回读模块中，第三NMOS管的源端与第四NMOS管的源端相连并连接至第五NMOS管的漏端，所述第五NMOS管的源端接地、栅端接读使能信号READ_EN，所述第三NMOS管的漏端以及所述第四NMOS管的栅端均连接RBLN端，所述第三NMOS管的栅端以及所述第四NMOS管的漏端均连接RBL端；

在所述预充电屏蔽模块中，第六NMOS管的漏端、第七NMOS管的栅端、第十NMOS管的漏端、第六PMOS管的漏端、第七PMOS管的栅端以及第十一NMOS管的栅端均相连，所述第七NMOS管的漏端与第八PMOS管的栅端相连并连接至RBLN端，所述第八PMOS管的漏端连接所述第六PMOS管的源端，所述第六PMOS管的栅端、第十NMOS管的栅端、第七PMOS管的漏端、第十一NMOS管的漏端、第八NMOS管的漏端以及第九NMOS管的栅端均相连，所述第九NMOS管的漏端连接第九PMOS管的栅端并连接至RBL端，所述第九PMOS管的漏端连接所述第七PMOS管的源端，所述第六NMOS管的源端、第七NMOS管的源端、第八NMOS管的源端、第九NMOS管的源端、第十NMOS管的源端以及第十一NMOS管的源端均接地，所述第六NMOS管的栅端以及所述第八NMOS管的栅端分别接使能信号nBL_EN，所述第八PMOS管的源端以及所述第九PMOS管的源端分别接使能信号BL_EN，使能信号BL_EN与使能信号nBL_EN是相反信号。

2.根据权利要求1所述的数据中继结构，其特征在于，

在配置数据写入过程中，所述数据中继模块的WBL端和WBLN端写入前一级数据中继模块的数据，再驱动RBL端和RBLN端与后一级数据中继模块的WBL端和WBLN端相连，可编程逻辑器件中数据移位寄存器中的数据被写入存储单元中；配置数据写入过程包括保持、锁存和数据存入三个阶段：在保持阶段，BL_EN为低电平，RBL钳位在低电平、RBLN钳位在高电平；在锁存阶段，BL_EN从低电平变为高电平，RBL和RBLN锁存；在数据存入阶段，当字线WL从低电平变为高电平后，数据真正写入字线WL打开的存储单元中。

3.根据权利要求1所述的数据中继结构，其特征在于，

在存储器清零过程中，CLEAR_BL为低电平，CLEAR_BLN和PRECHARG为高电平，RBL在CLEAR_BL的作用下始终为低电平，RBLN在CLEAR_BLN和PRECHARGE的作用下始终为高电平，存储单元的输出端始终为0；

在配置数据回读过程中，所述数据中继模块的RBL端和RBLN端回读后一级数据中继模块的数据，再通过WBL端和WBLN端与前一级数据中继模块的RBL端和RBLN端相连，存储单元中的数据回读到可编程逻辑器件中数据移位寄存器中，配置数据回读过程中反相器控制端OE为高电平，配置数据回读过程中包括预充电、保持、锁存和回读四个阶段：在预充电阶段，RBL和RBLN充电至高电平；在保持阶段，RBL和RBLN保持高电平；在锁存阶段，RBL和RBLN锁存，在字线WL打开后开始锁存；在回读阶段，READ_EN变高，尾电流源打开，降低电源电压的敏感性，切换速度加快。