[发明专利]分离栅沟槽结构功率器件的形成方法

说明书

本发明提供了一种分离栅沟槽结构功率器件的形成方法，包括如下步骤：提供一衬底；在所述衬底上形成第一沟槽，所述第一沟槽分为位于下部的第一区域和位于上部的第二区域；在所述第一区域形成分离栅结构，所述分离栅结构包括形成于所述第一沟槽在所述第一区域的侧壁及底部的隔离结构和包裹于所述隔离结构中的核心区；所述核心区包括空气间隙层或介质层；在所述第二区域形成控制栅结构。本发明通过形成位于第一沟槽下部侧壁及底部的隔离结构和包裹于所述隔离结构中的核心区，提供了无需连接器件源极或发射极的分离栅结构，不但降低了器件中栅极至漏极的密勒电容，提高器件的开关速度，也简化了工艺流程，减小了器件芯片面积，降低了产品制造成本。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种分离栅沟槽结构功率器件的形成方法。

背景技术

在沟槽栅MOSFET等功率器件中，在沟槽型的控制栅下方引入分离栅(split-gate)结构可以降低栅极至漏极(gate-to-drain)的密勒电容(Miller capacitance)，防止其对于器件频率特性的影响，从而改善功率器件的性能。

目前，在现有的具备分离栅结构的SGT MOSFET器件中，为了有效地发挥其作用，还要为分离栅结构设计额外的互连结构，使其连接至器件的源极，以起到降低密勒电容的功效。制备上述额外结构所需的附加工艺制程无疑增加了产品的制造成本，且额外增加的互连结构还占用了较大空间，增加了单个芯片在晶圆上的占用面积，减少了单枚晶圆的芯片数量，这也变相增加了产品成本。

因此，有必要提出一种新的分离栅沟槽结构功率器件的形成方法，解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种分离栅沟槽结构功率器件的形成方法，用于解决现有技术中分离栅结构需要设置额外互连结构的问题。

为实现上述目的及其它相关目的，本发明提供了一种分离栅沟槽结构功率器件的形成方法，其特征在于，包括如下步骤：

提供一衬底；

在所述衬底上形成第一沟槽，所述第一沟槽分为位于下部的第一区域和位于上部的第二区域；

在所述第一区域形成分离栅结构，所述分离栅结构包括形成于所述第一沟槽在所述第一区域的侧壁及底部的隔离结构和包裹于所述隔离结构中的核心区；所述核心区包括空气间隙层或介质层；

在所述第二区域形成控制栅结构。

作为本发明的一种可选方案，所述隔离结构包括形成于所述第一沟槽在所述第一区域的侧壁及底部的隔离结构介质层；形成所述隔离结构介质层的材料包括二氧化硅。

作为本发明的一种可选方案，所述核心区包括空气间隙层。

作为本发明的一种可选方案，形成所述隔离结构介质层的方法包括非共形二氧化硅化学气相沉积。

作为本发明的一种可选方案，所述隔离结构还包括形成于所述隔离结构介质层内侧侧壁上的侧墙层；形成所述侧墙层的材料包括多晶硅。

作为本发明的一种可选方案，形成所述侧墙层的方法包括在所述隔离结构介质层内侧沉积侧墙材料层，对所述侧墙材料层进行各向异性的干法刻蚀以形成所述侧墙层。

作为本发明的一种可选方案，所述核心区包括空气间隙层。

作为本发明的一种可选方案，所述核心区包括核心区介质层；形成所述核心区介质层的材料包括二氧化硅。

作为本发明的一种可选方案，所述核心区包括核心区介质层和包裹于所述核心区介质层中的空气间隙层；形成所述核心区介质层的材料包括二氧化硅。

作为本发明的一种可选方案，所述控制栅结构包括栅极材料层和包裹所述栅极材料层的栅极氧化层。