[发明专利]三维存储器及其制备方法

说明书

本发明提供一种三维存储器及其制备方法，属于半导体存储器设计及制造领域。该三维存储器的第一块存储区包括第一核心区及第一台阶区，第二存储区包括第二核心区第二台阶区，第一、第二核心区沿第一方向相邻排布且相互隔离，第一、第二台阶区沿第二方向相邻排布且相互隔离，第一台阶区具有沿第一方向延伸至第二核心区内部的第一台阶拓宽部；第二台阶区具有沿第一方向反向延伸至第一核心区内部的第二台阶拓宽部。本发明通过新颖的栅线隙(GLS)设计，使得块存储区的台阶区具有延伸进入相邻块存储区的核心区的台阶拓宽部，实现单个块存储区台阶区域宽度的增加，有利于分区数量的增加并可降低存储器架构的设计难度。

技术领域

本发明属于半导体存储器设计及制造领域，特别是涉及一种三维存储器及其制备方法。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器结构应运而生，三维存储器结构可以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。

在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND存储器，而CTF(Charge Trap Flash，电荷捕获闪存)型3D NAND存储器是目前较为前沿、且极具发展潜力的存储器技术。

3D NAND存储器通常会包括一个或多个片(plane)存储区。在片存储区的两侧通常会设置有对称的用于引出栅极的连接区域。通常，连接区域具有台阶(Stair-Step)形状。片存储区和连接区域通常会分割成多个区块，形成多个块存储区(Block)。

现有的3D NAND存储器，各块存储区的台阶区所占区域只为一个块存储区的区域，限制了台阶的架构设计。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器及其制备方法，用于解决现有技术中块存储区的台阶区的问题。

为实现上述目的及其他相关目的，本发明提供一种三维存储器，所述三维存储器包括第一块存储区及第二块存储区，所述第一块存储区包括第一核心区及位于所述第一核心区中部的第一台阶区，所述第二块存储区包括第二核心区以及位于所述第二核心区中部的第二台阶区，所述第一核心区与第二核心区沿第一方向相邻排布且相互隔离，所述第一台阶区与所述第二台阶区沿第二方向相邻排布且相互隔离，其中，所述第一台阶区具有沿第一方向延伸至所述第二核心区内部的第一台阶拓宽部，所述第一台阶拓宽部通过第一栅线隙与所述第二核心区隔离；所述第二台阶区具有沿第一方向反向延伸至所述第一核心区内部的第二台阶拓宽部，所述第二台阶拓宽部通过第二栅线隙与所述第一核心区隔离。

可选地，所述第一核心区包括位于所述第一台阶区及第二台阶区两端的第一子核心区及第二子核心区，所述第一子核心区与所述第一台阶区相连，所述第二核心区包括位于所述第一台阶区及第二台阶区两端的第三子核心区及第四子核心区，所述第四子核心区与所述第二台阶区相连；所述第一块存储区还包括同时位于所述第一台阶区远离所述第一台阶拓宽部的一侧、所述第二台阶区靠近所述第二台阶拓宽部一侧的第一桥接墙，所述第一桥接墙连接所述第一台阶区、所述第一子核心区及第二子核心区，所述第二块存储区还包括同时位于所述第一台阶区靠近第一台阶拓宽部的一侧、所述第二台阶区远离所述第二台阶拓宽部一侧的第二桥接墙，所述第二桥接墙连接所述第二台阶区、所述第三子核心区及第四子核心区。

可选地，所述第一子核心区与所述第三子核心区通过第一块间栅线隙隔离，所述第一块间栅线隙与所述第一栅线隙相连，所述第二子核心区与所述第四子核心区通过第二块间栅线隙隔离，所述第二块间栅线隙与所述第二栅线隙相连。