[发明专利]通用闪存存储器模块、控制器、电子装置及操作方法

说明书

本公开涉及一种通用闪存存储器模块、控制器、电子装置及操作方法。通用闪存存储器模块包括：快闪存储器，其包含：写入缓冲器部分，及具有多个逻辑单元的正常存储部分；及控制器，其包含：处理器、指示写入缓冲器部分的最大大小的第一寄存器、指示写入缓冲器部分的可用大小的第二寄存器，及指示存储器模块是处于共享缓冲模式还是高级模式的第三寄存器；其中如果第三寄存器指示存储器模块处于共享缓冲模式，那么写入缓冲器部分仅包含第一共享缓冲区域；且如果第三寄存器指示存储器模块处于高级模式，那么写入缓冲器部分包含至少一个专用缓冲区域，每个专用缓冲区域对应于多个逻辑单元中的一个。

技术领域

本公开大体上涉及一种存储装置，且具体地说但非排他地涉及一种通用闪存(Universal Flash Storage；UFS)存储器模块。

背景技术

通用闪存(UFS)存储器模块用于例如智能电话等电子装置的数据存储。UFS存储器模块通常包含于包括存储空间及控制器的电子装置中。

为了加速UFS存储器模块的写入操作，存储空间可包含倍速写入(Turbo Write)缓冲器及正常存储部分。倍速写入缓冲器经配置以具有高于正常存储部分的写入速度。从电子装置接收到的数据将暂时存储于倍速写入缓冲器中，且接着清空到正常存储部分中，以便稳定地保存于UFS存储器模块中。由此可提高UFS存储器模块的写入速度。

发明内容

正常存储部分通常被划分成多个部分，其中各部分可为用于数据存储的逻辑单元。本发明的一个目标为提出用于布置正常存储部分的一或多个写入缓冲器的机制。例如，写入缓冲器可经配置以专用于一逻辑单元或可经配置以由多个逻辑单元共享。

在一些实施例中，UFS存储器模块包括：输入/输出接口，其包含：用于从主机接收参考时钟信号的时钟引脚、用于从主机接收数据的一对差分输入引脚，及用于将数据发送到主机的一对差分输出引脚；快闪存储器，其包含：写入缓冲器部分，及具有多个逻辑单元的正常存储部分；及控制器，其包含：处理器、指示写入缓冲器部分的最大大小的第一寄存器、指示写入缓冲器部分的可用大小的第二寄存器，及指示UFS存储器模块是处于共享缓冲模式还是高级模式的第三寄存器；其中如果第三寄存器指示UFS存储器模块处于共享缓冲模式，那么写入缓冲器部分仅包含第一共享缓冲区域；且如果第三寄存器指示UFS存储器模块处于高级模式，那么写入缓冲器部分包含至少一个专用缓冲区域，每个专用缓冲区域对应于所述多个逻辑单元中的一个。

在一些实施例中，如果第三寄存器指示UFS存储器模块处于共享缓冲模式，那么所述控制器进一步包含指示第一共享缓冲区域的使用状态的第四寄存器。如果第三寄存器指示UFS存储器模块处于高级模式，那么所述控制器进一步包含多个第五寄存器，每个第五寄存器用于多个逻辑单元中的一个，且每个第五寄存器指示用于对应逻辑单元的专用缓冲区域的大小。

在一些实施例中，如果第三寄存器指示UFS存储器模块处于高级模式，那么写入缓冲器部分可进一步包含第二共享缓冲区域，且所述控制器可进一步包含用于至少一个专用缓冲区域的至少一个第六寄存器，每个第六寄存器用于至少一个专用缓冲区域中的一个，且每个第六寄存器指示专用缓冲区域的大小。所述控制器进一步包含指示第二共享缓冲区域的使用状态的第七寄存器及多个第八寄存器，每个第八寄存器用于所述多个逻辑单元中的一个，且每个第八寄存器指示逻辑单元是否使用第二共享缓冲区域。

在一些实施例中，快闪存储器的控制器包含写入缓冲器部分及具有多个逻辑单元的正常存储部分，所述控制器包括：处理器；指示写入缓冲器部分的最大大小的第一寄存器；指示写入缓冲器部分的可用大小的第二寄存器；及指示快闪存储器是处于共享缓冲模式还是高级模式的第三寄存器；其中如果第三寄存器指示快闪存储器处于共享缓冲模式，那么写入缓冲器部分仅包含第一共享缓冲区域；且如果第三寄存器指示快闪存储器处于高级模式，那么写入缓冲器部分包含至少一个专用缓冲区域，每个专用缓冲区域对应于所述多个逻辑单元中的一个。