[发明专利]一种千兆以太网收发器的时钟切换电路

权利要求书

1.一种千兆以太网收发器的时钟切换电路，其特征在于，包括MXT2_1切换模块、MXT2_2切换模块、MXT2_3切换模块、NOR3三输入或非模块和OAI2三输入或与非模块；MXT2_1切换模块和MXT2_2切换模块均分别包括nandb0两输入与非模块、inv0～inv5取反模块、nand0～nand3两输入与非模块、dffr0～dffr2复位寄存器模块和dffs0～dffs2置位寄存器模块；

MXT2_1切换模块用于实现收发器serdes和gphy工作在1000M时的时钟切换；

MXT2_2切换模块用于实现收发器serdes和gphy工作在10/100M时的时钟切换：

MXT2_3切换模块用于实现收发器serdes的时钟切换；

NOR3模块用于实现收发器serdes和gphy工作速率的判断，输出用于控制MXT2_1切换模块；

OAI2模块用于实现收发器serdes和gphy工作速率的判断，输出用于控制MXT2_2切换模块；

nandb0两输入与非模块用于实现两输入的与逻辑取反；

inv0～inv5取反模块用于实现对输入端的取反；

dffr0～dffr2是3个复位寄存器，其中，dffr2寄存器的时钟是dffr0、dffr1的反相时钟，用于实现对有效切换控制信号的三级同步，复位期间输出为0；

nand0～nand3两输入与非模块用于实现两输入的与逻辑取反；

dffs0～dffs2是3个置位寄存器，其中，dffs2寄存器的时钟是dffs0、dffs1的反相时钟，实现对有效切换控制信号的三级同步，置位期间输出为1。

2.根据权利要求1所述的千兆以太网收发器的时钟切换电路，其特征在于，MXT2_1切换模块的切换过程如下：

当收发器serdes使能时，不管gphy工作速率；serdes_en_i为1，N5为0，该模块由B端的sys_125m_clk_o时钟切换到A端的N22时钟，且在复位之后存在动态切换；

当收发器serdes不使能，gphy工作速率在1000M时；mac_speed_sel_i信号为0，serdes_en_i为0，N5为1，该模块一直输出B端的sys_125m_clk_o时钟；

当收发器serdes不使能，gphy工作速率在10/100M时；mac_speed_sel_i信号为1，serdes_en_i为0，N5为0，该模块由B端的sys_125m_clk_o时钟切换到A端的N22时钟，且在复位之后存在动态切换。

3.根据权利要求1所述的千兆以太网收发器的时钟切换电路，其特征在于，MXT2_2切换模块的切换过程如下：

当收发器serdes使能时，不管gphy工作速率；serdes_en_i为1，N4为0，该模块由B端的gphy_mac_clk_i_s时钟切换到A端的N21时钟，且在复位之后存在动态切换；

当收发器serdes不使能，gphy工作速率在1000M时；mac_speed_sel_i信号为0，serdes_en_i为0，N4为0，该模块由B端的gphy_mac_clk_i_s时钟切换到A端的N21时钟，且在复位之后存在动态切换；

当收发器serdes不使能，gphy工作速率在10/100M时；mac_speed_sel_i信号为1，serdes_en_i为0，N4为1，该模块一直输出B端的gphy_mac_clk_i_s时钟。

4.根据权利要求1所述的千兆以太网收发器的时钟切换电路，其特征在于，MXT2_3切换模块的切换过程如下：

当收发器serdes使能时，serdes_en_i为1，该模块一直输出B端的sys_125m_clk_o时钟；

当收发器serdes不使能，serdes_en_i为0，该模块由B端的sys_125m_clk_o时钟切换到A端的0，不存在复位之后不同时钟域的动态切换。