[发明专利]一种低RDSON三维堆叠集成封装结构及其制备方法

权利要求书

1.一种低RDSON三维堆叠集成封装结构的制备方法，其特征在于，包括以下步骤：

S10、提供一载板，于所述载板沿其厚度方向的一侧面依次贴装导电材料和第一阻焊层，对所述第一阻焊层开孔处理，形成使部分所述导电材料外露的第一孔位和第二孔位，并于所述第一孔位和所述第二孔位处分别涂覆锡膏；

S20、于所述第一孔位对应的锡膏处贴装具有双面I/O口的第一芯片以及于所述第二孔位对应的锡膏处贴装导电块，塑封后制作与所述第一芯片的I/O口和所述导电块连接的第一重布线层；

S30、拆键合并翻转固定，对所述导电材料蚀刻处理，形成第二重布线层；

S40、于所述第二重布线层远离所述第一芯片的一侧制作第二阻焊层，并对所述第二阻焊层对应所述导电块的位置进行开孔处理，形成第三孔位；

S50、于所述第二阻焊层远离所述第一芯片的一侧贴装第二芯片，并使所述第二芯片的I/O口朝向远离所述第一芯片的一侧，采用穿过所述第三孔位的引线连接所述第二芯片的I/O口和所述第二重布线层，并对所述第二芯片进行塑封，形成第二塑封层。

2.根据权利要求1所述的低RDSON三维堆叠集成封装结构的制备方法，其特征在于，步骤S20具体包括以下步骤：

S20a、于所述第一孔位对应的锡膏处贴装具有双面I/O口的第一芯片以及于所述第二孔位对应的锡膏处贴装导电块；

S20b、对所述第一芯片和所述导电块进行塑封，形成第一塑封层；

S20c、于所述第一塑封层对应所述导电块和所述第一芯片远离所述第二芯片的一面的I/O口的位置开孔处理，形成第四孔位；

S20d、于所述第一塑封层的表面制作第一重布线层，并使所述第一重布线层与制作于所述第四孔位内的导电柱连接。

3.根据权利要求1所述的低RDSON三维堆叠集成封装结构的制备方法，步骤S50之后还包括以下步骤：

S60、拆键合并翻转固定，在所述第一重布线层和所述第一塑封层外露于所述第一重布线层的表面制作第三塑封层，并对所述第三塑封层进行开孔处理，使所述第一重布线层的焊盘区外露；

S70、提供金属凸块，将所述金属凸块焊接植入所述第一重布线层的焊盘区。

4.根据权利要求1所述的低RDSON三维堆叠集成封装结构的制备方法，其特征在于，所述导电块的材料为Cu、Ag或Au。

5.一种采用权利要求1至4任一项所述的制备方法制得的低RDSON三维堆叠集成封装结构，其特征在于，包括：

第一阻焊层，间隔开设有沿其厚度方向贯穿其的第一孔位和第二孔位；

位于所述第一阻焊层一侧的第一塑封层、封装于所述第一塑封层内并位于所述第一孔位处的导电块和位于所述第二孔位处的具有双面I/O口的第一芯片，所述第一塑封层开设有供所述第一芯片的一面的I/O口和所述导电块外露的第四孔位；

第一重布线层，位于所述第一塑封层上并通过所述第四孔位内的导电柱与所述导电块连接；

金属凸块，与所述第一重布线层的焊盘区连接；

依次位于所述第一阻焊层远离所述第一芯片一侧的第二重布线层和第二阻焊层，以及背对所述第一芯片安装于所述第二阻焊层上的第二芯片，所述第二阻焊层对应所述导电块的位置开设有第三孔位，所述第二芯片的I/O口通过穿过所述第三孔位的引线与所述第二重布线层连接。

6.根据权利要求5所述的低RDSON三维堆叠集成封装结构，其特征在于，还包括锡膏，所述锡膏位于所述第一孔位和所述第二孔位内，所述锡膏的一面与所述第一芯片和所述导电块连接，另一面与所述第二重布线层连接。

7.根据权利要求5所述的低RDSON三维堆叠集成封装结构，其特征在于，还包括位于所述第二阻焊层上并覆盖所述第二芯片和所述引线的第二塑封层。

8.根据权利要求5所述的低RDSON三维堆叠集成封装结构，其特征在于，还包括位于所述第一塑封层上并覆盖所述第一重布线层的第三塑封层，所述第三塑封层开设有供所述第一重布线层的焊盘区外露的孔，所述金属凸块位于该孔内。